用于FPGA的EDA工具打破了复杂性的僵局

半导体制造业的进步是主要原因因为FPGA越来越受欢迎。只要工程师只使用PLD或FPGA来实现相对简单的胶合逻辑电路，使用提供更大灵活性和更低成本成本的ASIC器件就是在IC上实现特定功能的唯一解决方案。 FPGA供应商现在正在制造130纳米和90纳米半间距尺寸的器件。这些器件不仅使设计人员能够实现需要超过一百万个逻辑门的电路，而且还提供丰富的IP(知识产权)内核库存，从而减少开发时间和成本。同时，采用相同的130和90纳米技术制造的ASIC器件的NRE(非重复工程)成本也大幅上升。需要一套新掩码的错误很容易花费25万到100万美元，具体取决于错误的严重程度。

因此，管理人员经常选择使用FPGA设备，无论是产品的整个生命周期，如果应用程序只需要几万个设备，或者用于原型设计和数量增加。一旦批量生产表明设计稳定，工程师就可以将设计移植到ASIC设备上。移植通常很容易，因为在大多数应用中，工程师不会利用器件的现场可编程性，这是将这些器件与PLD区分开来的主要特征。 FPGA器件很有吸引力，因为修改实现的成本实际上等于工程开发成本。因此，它们允许工程师使用有吸引力的调试方法，尤其是在嵌入式系统中，其中硬件和软件的集成需要尽可能早的开发周期中的硬件原型。 FPGA架构中缺少标准微处理器内核严重阻碍了工程师将这些器件用于嵌入式软件应用。但是，从130纳米工艺节点开始，Altera和Xilinx都提供了微处理器内核，而ARM也在为FPGA量身定制的库中提供了许多标准微处理器内核。设计人员还需要一个协处理器和外设IP核库，以使用FPGA器件实现真正的SOC(片上系统)产品(参见附文“嵌入式软件和FPGA：黄金时段的合作伙伴关系”)。

来自FPGA供应商的今天产品的密度和速度使IP供应商确信将其产品移植到FPGA。 DSP核心和图形显示核心正在变得可用。当然，内核和专有逻辑块必须在设备内相互通信，而工程师直到最近才使用总线实现此任务。所有三种流行的微处理器内核 - 来自Altera的Nios和ARM922T(通过与ARM的许可协议)和来自Xilinx的PowerPC(通过与IBM的许可协议) - 使用标准总线。但是，在核心之间传输数据和控制信息所需的速度激发了Nallatech为FPGA开发更快的通信方法。

系统通信可能消耗多达80%的应用程序根据Nallatech的系统应用工程师Craig Sanderson的说法，开发时间。用于FPGA计算应用的Dimetalk通信开发工具使开发人员能够部署基于分组的网络，该网络可以跨越使用多个FPGA的系统。设计人员可以在网络中的任何位置部署接口节点，也可以插入块以与外部接口进行通信。

广泛使用FPGA进行系统设计的最大障碍是他们的单位成本。即使是大批量生产，一个FPGA器件的成本也高于ASIC或结构化ASIC技术中实现的相同设计的成本。但越来越多的是，制造过程中零件的单位成本在整体产品成本方程中失去意义，因为与每种新的可用工艺技术相关的开发成本和与失去的市场机会相关的成本至少升级了一个数量级。与此同时，ASIC和FPGA之间器件单位成本的差异正在变小。

供应商提供的工具

自6月以来，Actel， Altera，Lattice和Xilinx都推出了新版本的软件。所有FPGA供应商都在其产品中捆绑第三方软件。 EDA供应商为FPGA供应商提供定制版本的产品，这些产品通常不提供原始工具的所有功能和功能，因为FPGA供应商以更低的价格提供他们的工具。

Actel的理念是将资源集中在布局和布线的后端流程上，这需要对架构有深入，清晰的理解。 Actel是1994年引入FPGA静态时序分析的领导者，帮助设计人员在将设计提交到芯片之前实现时序收敛。该公司与传统的EDA供应商合作，提供前端工具，如Mentor Graphics的ModelSim逻辑模拟器，Synplicity的逻辑综合Synplify和用于物理综合的Magma's Palace。它集成了Libero IDE(集成设计环境)中的工具，根据客户需求提供三种配置，售价为595美元至2595美元。 FPGA开发的设计流程变得复杂(图1)。对于喜欢使用自己的EDA工具的设计师，Actel的Designer包括布局布线工具以及静态时序分析产品。

Altera通过CD和基于Web的产品为其客户提供Quartus II软件。 Web产品为用户提供150天后过期的许可证，并且不支持所有Altera设备。 Altera自成立以来投入了大量资金开发和支持自己的设计工具。它内部开发了FPGA开发流程中的几乎所有工具，包括逻辑和物理综合工具。它认为，当FPGA供应商为新产品开发架构和综合工具时，与没有合成技术知识相比，它可以更好地了解优化器件结构的最佳方法。逻辑仿真是Altera专门使用第三方产品的唯一领域。 Quartus II提供了Altera版本的Mentor Graphics的ModelSim，但也支持Cadence的Incisive仿真平台。您还可以使用Synplicity和Synopsys中的工具以及Quartus II中提供的工具。最新版本的Quartus II引入了时序和资源优化功能，以指导用户在设计周期中使用。在使用嵌入式逻辑分析仪查看器SignalTap II进行调试时，工程师也会获得帮助。 Quartus II软件可以获得2000美元的年度订购许可。

莱迪思半导体发布了ispLever设计工具套件4.1版。它包括将可编程逻辑设计从概念到实现的所有工具。它包括用于设计输入，项目管理，设计拟合，布局布线，布局规划，器件编程和片上逻辑分析的工具。工程师可以选择Synplicity或Mentor的合成产品，也可以获得针对基于莱迪思的设计定制的ModelSim版本。莱迪思还提供自己的功能模拟器。 ispLever的定价从995美元开始。

Xilinx是另一家在EDA工具开发方面投入了大量资金的FPGA供应商;设计人员可以从ISE设计工具的五种配置中进行选择。该公司最近使用6.3i版更新了其ISE开发环境，该版本支持FPGA用户完整的前端到后端流程。在前端，ISE包括Pace和ISE Floorplanner布局规划工具。 Xilinx还收购了Hier Design，现在提供RTL平面图Plan Ahead作为ISE客户的独立可购买选项。工程师可以使用ModelSim或Synopsys Verilog模拟器和ISE。 Project Navigator是ISE的主要任务管理器，它允许用户配置和驱动设计实现。 ISE提供了Xilinx内部开发的综合工具，但Synplicity，Mentor和Synopsys也提供了工程师可以与ISE结合使用的综合工具。 ISE的五种配置价格从免费的Web可下载软件包到ISE Foundation，价格为2495美元。

第三方工具

多年来，可编程设备非常简单，以至于EDA供应商发现他们无法充分利用这些工具来证明进入市场的合理性。大多数使用FPGA和PLD设备的工程师都是印刷电路板开发人员，他们无法使用针对IC设计的EDA工具。 FPGA供应商开发了自己的基于原理图的工具，因为即使在今天，印制电路板设计人员也使用原理图将设计纳入开发流程。供应商要么为批量客户提供免费的FPGA工具，要么以低于1000美元的价格出售。随着设备变得越来越复杂，工程师开始希望在面板上实现设计之前验证设计，因为使用示波器或逻辑分析仪调试电路变得非常耗时。 Model Technology现已成为Mentor Graphics的一部分，很快进入市场，现在在FPGA验证方面处于领先地位，尽管其他一些EDA供应商也在这个市场上占有一席之地。

今天，工程师还需要强大的综合工具来开发FPGA设计，大多数支持ASIC综合的EDA供应商也为FPGA提供工具。其他供应商，如Altium和Aldec，其主要市场是印刷电路板开发，也已经认识到设计人员必须采用系统方法进行产品开发。工程师不能再将FPGA视为单独的系统，而不会影响电路板的其他部分。 EDA公司正在提供与后端，特定于供应商的FPGA工具无缝集成的流程。虽然这些工具的成本通常高于FPGA供应商的工具，但它们提供了更多功能，并允许设计人员独立于FPGA供应商工作。除了可以简化FPGA器件和印刷电路板集成的产品外，传统的EDA供应商还将测试和综合作为最适合第三方支持的两个细分市场。

设计验证数据是开发IC的最大成本，并且随着设备的复杂性和尺寸随着可用设备的复杂性而增长，它正在成为FPGA设计中的重要费用。随着越来越多接受ASIC开发培训的工程师转向FPGA器件，他们倾向于使用他们熟悉的硬件描述语言。曾经几乎不存在于FPGA市场中的Verilog正在获得市场份额。 Bluespec和Mentor Graphics支持最新版本的Verilog SystemVerilog。 Mentor Graphics的ModelSim仍然是FPGA市场上最流行的逻辑模拟器。它支持设计人员现在可用的所有硬件描述语言。 Cadence的Incisive仿真平台和Synopsys的VCS主要出现在将FPGA设计融入传统ASIC设计的设计流程中。

工程师也开始使用支持更高级别的设计语言抽象，例如C及其面向硬件的方言，以及MathWorks的Matlab。 Mentor推出Catapult C产品，该产品允许设计人员合成在不定时C中描述的设计，而Catalytic提供的产品允许设计人员使用Matlab将浮点DSP算法转换为定点算法。使用可用于FPGA器件的任何DSP内核的工程师需要定点算法，而Catalytic使他们能够验证两种实现在Matlab环境中是否相同。 FPGA的在线调试带来了一些挑战。例如，时钟速度可以超过200 MHz，并且设计可以有多个电路以不同的时钟速度运行。安捷伦科技公司推出了16900系列逻辑分析仪，用于解决诸如与被测设备的连接，动态探测以及以各种格式查看和分析系统行为等问题。

综合

随着设备复杂性的增加，设计人员需要更复杂的综合工具。虽然您仍然可以仅使用逻辑综合开发功能正确的FPGA，但最复杂的设计要求工程师也使用物理综合来满足时序要求。物理综合与逻辑综合不同，因为它在执行电路优化时需要考虑最终的芯片布局。物理综合可以通过尝试各种芯片布局方法来找到最符合要求的拓扑，从而处理更复杂的时序要求。除第三方工具外，Altera和Xilinx都提供自己的逻辑综合产品; Actel和Lattice更愿意只提供第三方工具。

EDA供应商Mentor和Synplicity在FPGA逻辑和物理综合市场占据主导地位。直到最近，Synplicity才专注于FPGA市场;仅在最近几年才扩大了对结构化和传统ASIC器件的兴趣。它提供了Synplify，一种逻辑综合工具; Synplify Pro，Synplify的更强大版本;和Amplify，为Synplify Pro增加了物理综合功能。 Mentor Graphics多年来一直在FPGA开发工具市场占有一席之地，但在提供有竞争力的合成产品方面却很晚。通过其精确综合工具，该公司已经重新获得了Synplicity失去的一些基础。

Dataquest 2003年市场趋势报告显示，Synplicity在FPGA综合市场的份额为44%，而Mentor的份额为43%。 Synopsys是ASIC市场中无可争议的逻辑和物理综合领导者，在FPGA领域遥遥领先。只要ASIC和FPGA器件的功能差异很大，供应商就会将不同的设计团队分配给涉及这两种器件的开发。虽然Synopsys之前曾两次尝试进入FPGA市场，但它并未成功，最终放弃了努力。但随着FPGA供应商开始使用130纳米和90纳米工艺，FPGA的性能证明了它们在早期生产运行中用于ASIC原型设计和ASIC替代品的合理性。因此，FPGA设计人员也常常致力于ASIC设计。 Synplicity和Mentor都扩展了他们的FPGA工具，以满足一些ASIC市场的需求。因此，Synopsys再一次提供FPGA综合工具是有意义的。 DC FPGA与流行且成功的设计编译器综合产品共享前端，并针对参与FPGA开发的ASIC设计人员。 Magma还与Palace进入了FPGA物理综合市场，这是Actel提供的第三方工具套件的一部分。 Bluespec推出了一种综合产品，支持SystemVerilog，这是Verilog市场上最新提出的标准。

FPGA对某些DSP功能非常有效，尤其是利用并行操作的算法。许多DSP设计人员不熟悉EDA工具。相反，他们使用The MathWorks的Matlab和Simulink开始算法开发，然后将他们的设计转换为使用DSP和一些嵌入式软件的硬件实现。两年前，Accelchip推出了一款产品，允许工程师使用Matlab和Simulink开发和验证算法，然后在FPGA中实现电路，而无需在VHDL或Verilog中手动重新实现设计。最近，Synplicity推出了Synplify DSP，它还允许设计人员使用Matlab和Simulink开始DSP的算法开发，然后生成可以输入到综合工具中的RTL代码。 Altera客户可以使用公司内部开发的DSP Builder将他们的Matlab和Simulink设计链接到Quartus II环境。