从时钟引脚进入FPGA后在内部传播路径

刘勇 发表于 2019-09-10 15:12:31 收藏 已收藏
赞(0) •  评论(0

从时钟引脚进入FPGA后在内部传播路径

刘勇 发表于 2019-09-10 15:12:31

时钟网络反映了时钟从时钟引脚进入FPGA后在FPGA内部的传播路径。

报告时钟网络命令可以从以下位置运行:

A,VivadoIDE中的Flow Navigator;

B,Tcl命令:report_clock_networks -name {network_1}

报告时钟网络提供设计中时钟树的树视图。 见图1。每个时钟树显示从源到端点的时钟网络,端点按类型排序。

 

1 时钟网络

时钟树:

显示由用户定义或由工具自动生成的时钟。

报告从I / O端口加载的时钟。

注意:完整的时钟树仅在报告的GUI形式中详细说明。此报告的文本版本仅显示时钟根的名称。

可用于查找驱动其他BUFGsBUFGs

显示驱动非时钟负载的时钟。

例:以vivado自带的例子wavegen为例。点击SynthesisReport CLock Networks如图2所示。

 

2 Report clock Networks

如图3所示,时钟clk_pin_p从输入引脚输入之后,经过IBUFDS,再通过MMCM生成时钟,同时显示了各个时钟的频率。如果我们未添加时钟约束,报告将显示Unconstrained(未约束的时钟,root clock).可以选中未约束的时钟右击选择Create Clock创建时钟。

 

3 时钟网络


	
 

原文标题:【vivado约束学习三】 时钟网络分析

文章出处:【微信公众号:FPGA开源工作室】欢迎添加关注!文章转载请注明出处。

声明:本文由入驻电子说专栏的作者撰写或者网上转载,观点仅代表作者本人,不代表电子发烧友网立场。如有侵权或者其他问题,请联系举报。侵权投诉

收藏

相关话题

评论(0)

加载更多评论

分享到

QQ空间 QQ好友 微博
取消