12位并行输出AD转换器AD7492

12 位并行输出AD 转换器AD7492
摘要：AD7492 是ANALOG DEVICES 生产的12 位并行输出AD 转换器，它具有1MSPS 的高数据通过率和低功耗、无管线延时以及可变数字接口等特点。文中介绍了AD7492 的主要性能及应用电路。

关键词：AD 转换器 数据通过率 并行接口 AD7492
1 概述
AD7492 是AD 公司推出的12 位高速、低功耗、逐次逼近式AD 转换器。它可在2.7V～5.25V 的电压下工作，其数据通过率高达1MSPS。它内含一个低噪声、宽频带的跟踪/保持放大器，可以处理高达10MHz 的宽频信号。AD7492 很容易与微处理器或DSP 接口。输入信号从CONVST 的下降沿开始被采样，转换也从此点启动。忙信号线在转换起始时为高电平，810ns 后跳变为低电平以表
示转换结束。没有与此过程相关的管线延时。转换结果是借助标准CS 和RD 信号从一个高速并行接口存取的。AD7492 采用先进的技术来获得高数据通过率下的低功耗。在5V 电压下，速度为1MSPS 时，平均电流仅为1.72mA；它还可对可变电压/数据通过率进行管理。在5V 供电电压和500kSPS 数据通过率下的消耗电流为1.24mA。AD7492 具有全部休眠和部分休眠两种模式，采用休眠模式可以在低数据通过率时实现低功力量。在5V 电压时，若速度为100kSPS，则平均电流为230μA。AD7492 的模拟输入范围为0～REF IN。另外，该器件内部还可提供2.5V 参考电压，同时，该参考也对外部有效。器件的转换速度由内部时钟决定。

AD7492 的主要特性如下：
●额定电压VDD 为2.7V～5.25V；
●高数据通过率：数据通过率为1MSPS；
●功耗低：在5V 电压下，数据通过率为1MSPS 时，功耗一般为8.6mW；
●输入频带宽；100kHz 输入时，信噪比为70dB；
●具有片内+2.5V 参考电压；
●具有片内时钟振荡器；
●具有可变电压/数据通过率管理功能，转换时间由内部时钟决定。有部分和全部两种休眠模式，采
用休眠模式可在低数据通过率时使效能比达到最大；
●带有高速并行接口；
●具有柔性数字接口。通过设定VDRIVE 引脚可控制I/O 引脚上的电压；
●休眠模式的电流一般为50nA；
●无管线延时。是一个标准的逐次逼近式AD 转换器，可在采样瞬间精确控制，采样瞬间借助于
CONVST 的输入和间隔停止转换来控制；
●外围元器件较少，可优化电路板空间；
●采用24 引脚SOIC 或TSSOP 封装形式。
2 引脚功能
图1 所示为AD7492 的功能框图。图2 为其引脚排列。各引脚的功能如
下：
CS：片选引脚。在CS 和RD 下降沿之后，系统把转换结果放在数据总
线上。由于CS 和RD 连接在输入端的同一个与门上，因此信号是可以互换
的。
RD：读信号输入端。通常连接到逻辑输入端，以读取转换结果。若数
据总线总是处于工作状态，则在忙信号线变为低电平之前将新的转换结果送
出去，在这种情况下CS 和RD 可通过硬件方式连至低电平。
CONVST：启动转换输入信号端。跟踪/保持输入放大器在CONVST 的
下降沿处从跟踪状态转换为保持状态，同时启动转换过程。转换建立时间可
短至15ns。如果CONVST 在转换持续期间处于低电平，且在转换结束时仍
保持低电平，器件将自动进入休眠状态。休眠状态的类型由PS/FS 引脚决定。若器件处于休眠状态，
CONVST 的下一个上升沿将唤醒它。唤醒时间一般为1μs。
PS/FS：休眠模式选择端。器件进入休眠状态时，此引脚决定休眠的类型。在部分休眠模式下，内
部参考电路和振荡电路不断电，耗电大约200μV。在全部休眠模式下，所有模拟电路均断电，此时器件
的功耗可以忽略不计。
BUSY：忙信号输出端。此引脚的逻辑输出表明器件所处的状态。在CONVST 下降沿之后，忙信号
变为高电平并在转换期间保持高电平。一旦转换结束，转换结果存入输出寄存器，忙线复位为低电平。
在忙信号下降沿之前，跟踪/保持放大器转为跟踪状态，忙信号变为低电平以开始跟踪。在忙信号变低
时，若CONVST 输入仍为低电平，则器件在忙信号上降沿自动进行入休眠状态。
REF OUR：2.5V±1%参考电压输出。
AVDD：模拟电源端。
DVDD：数字电源端，2.7～5.25V。用于给AD7492 器件内除输出驱动电路和输入电路外的所有数
字电路提供电源。
AGND：模拟地。
DGND：数字地。
AGND 和DGND 理论上应处于同一电位，即使在有瞬变电流时，其差值最大也不可超过0.3V。
VIN：模拟输入端。单端模拟输入路线。输入范围为0V～REF IN。此引脚为直流高阻抗。
VDRIVE：输出驱动电路和数字输入电路的供电电源为2.7V～5.25V。此电源电压决定数据输出引
脚的高电平电压和数字输入的阈值电压。当数字输入和输出引脚阈值电压为3V 时，VDRIVE 允许
AVDD 和DVDD 在5V 电压下工作（使ADC 的动态性能最优）。
DB0～DB11：数字线0～11 位。器件的并联数字输出。这是由CS 和RD 控制的三态输出。它们的
输出高电平电压是由VDRIVE 引脚决定的。
3 应用接口电路
图3 为AD7492 的一个典型连接图。一旦CONVST 变为低电平，忙信号就变为高电平，在转换结束时，忙信号的下降沿用于激发一个中断服务。由CS 和RD 线控制并读取12字节。内部2.5V 参考电压使AD7492 成为0～2.5V 的模拟输入、单极性AD 转换器。REF OUT 引脚需并联一个不小于
100nF 的电容器，以使基准电压保持稳定。因为第一闪转换可能会有误差，建议剔除第一次转换结果。这样也可以保证
各部分处于正确的转换状态。上电时，不能变动，否则
CONVST 的上升沿可能会叫不醒器件。
图3 中，将VDRIVE 引脚与DVDD 相连是为了确定逻辑
输出的电平值为0 或DVDD。加在VDRIVE 的电压可确定输入和输出逻辑信号的电压值。如果DVDD
连接5V 电压而VDRIVE 连接3V 电压，则对应逻辑0 和1 的电压为0V 和3V。这些特性使得AD7492
能以3V 的阈值电压使A/D 在5V 下运行。