英特尔AGILEX FPGA如何与CXL实现相互相容

（文章来源：EEWORLD）

自从英特尔几年前以167亿美元的价格收购Altera以来，FPGA产品组合的推出基本上是英特尔时代之前的产物。然而长时间未有强有力的产品推出，致使Altera原有市场被赛灵思等主要竞争对手所蚕食。不过这几年的时间，英特尔也并没有闲着，而是在花时间和精力进行与Altera的内部技术整合。

2019.4.2号这一天，英特尔宣布了其首款完全由其独立设计的FPGA，基于其内部10nm工艺，使用全新Agilex命名。这一系列新产品将于今年晚些时候推出样片，并在一个单一的平台上提供模拟、数字、内存、定制IO和eASIC变体的混合。

在新的Intel Agilex FPGA设备中包含的许多创新，包括了一个高带宽、低延迟的计算快速链接(CXL)相干处理器接口IP。英特尔花了四年时间发展CXL规范,今年3月,英特尔加入了其他八个创始成员——阿里巴巴集团、思科、戴尔EMC、Facebook、谷歌,惠普企业(HPE),华为和微软，并宣布建立一个联盟，共同开发CXL作为加速计算的开放互连技术，用于使用软件驱动的CPU和特制硬件加速器来加速计算密集型工作负载。

CXL同样是一个开源的协议标准，它提供了一个或多个主机处理器与其他子系统或设备(包括加速器、内存缓冲区和智能I/O设备)之间的高性能连接。CXL基于PCI Express (PCIe) 5.0物理层基础设施，旨在通过异构处理和内存系统解决高性能计算工作负载激增的问题。人工智能和机器学习(AI/ML)、通信和网络系统以及高性能计算(HPC)的应用都得益于CXL的一致性和内存带来的性能提升。

CXL互连协议运行在PCIe 5.0 PHY之上，使用x16、x8和x4链路带宽。CXL 1.0以32 GT/s的传输速率首次亮相，这意味着在每个方向传输速率为64 GB/s带宽。CXL标准支持同一链接上的标准PCIe设备和CXL设备。

利用PCIe 5.0基础设施使设备和平台更容易采用CXL标准，而无需设计和验证新的高速物理层、描述新通道或开发新的通道扩展设备(如retimer)。

CXL标准包括三个协议：CXL IO协议基于现有的PCIe协议，使用标准的PCIe功能，包括设备发现、配置、初始化、I/O虚拟化和直接内存访问(DMA)。CXL 缓存协议使用一个简单的响应协议，允许连接的设备缓存从主机CPU内存中获得的数据。主机处理器使用cache-snoop消息来管理设备级缓存的数据的一致性。CXL 内存协议允许主机处理器以缓存一致的方式直接访问附加到其他CXL设备的内存。CXL内存事务由简单的加载/存储组成。

而CXL IO可以重复利用大部分PCIe软件基础设施与现有的设备驱动程序和系统软件，驱动程序和软件将必然需要增强，以充分利用CXL缓存和CXL内存能力。

需要指出的是，英特尔还强化了Agilex FGPA 在人工智能方面的能力，可以支持Bfloat16/FP16、INT7/INT2、甚至其它低精度数字格式提供的强化支持。再结合内部的可配置的DSP，可以实现最高40T FLOPS的AI性能。此外，在英特尔 OneAPI 战略的管理下，Agilex FGPA还可与英特尔的CPU、Nervana、Movidius的Myriad系列VPU一起工作。

目前英特尔提供了三个版本的Agilex FGPA 产品组合：分别是F、I、M系列。Intel Quartus Prime软件将于本月起支持新系列产品，不过F系列需要等到今年3季度才上市。
       （责任编辑：fqj）