什么是CMOS电平接口,COMS电路有什么使用注意事项

模拟技术

2263人已加入

描述

COMS集成电路是互补对称金属氧化物半导体(Complementary symmetry metal oxide semiconductor)集成电路的英文缩写,电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管按照互补对称形式连接的,静态功耗很小。COMS电路的供电电压电压波动允许±10,当输出电压高于VDD-0.5VVDD范围比较广在+5--+15V均能正常工作,时为逻辑1,输出电压低于VSS+0.5V(VSS为数字地)为逻辑0,扇出数为10--20个COMS门电路。

输出L:《0.1*Vcc;H:》0.9*Vcc

输入L:《0.3*Vcc;H:》0.7*Vcc

由于CMOS电源采用12V,则输入低于3.6V为低电平,噪声容限为1.8V,高于3.5V为高电平,噪声容限高为1.8V。比TTL有更高的噪声容限。

输出高电平和输出低电平:Uoh≈Vcc,Uol≈GND,

输入高电平和输入低电平:Uih≥0.7Vcc,Uil≤0.2Vcc

由上面可知,在同样5V电源的电压情况下,CMOS电路可以直接驱动TTL,而TTL电路不能直接驱动CMOS电路,故TTL电路驱动CMOS电路需上拉电阻。

3.3V CMOS可以 直接驱动5V的TTL电路。

(当然上面是一般情况,具体还是要查看所用芯片的datasheet,只要在用的时候注意就行)

比较:A:TTL电路是电流控制器件、CMOS电路是电压控制器件

B:TTL电路的速度快,传输延迟短(5-10ns)但是功耗大

CMOS电路的速度慢,传输延迟长(25-50ns),但功耗低,CMOS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片越热,这是正常现象。

半导体

二、COMS电路的锁定效应

COMS电路由于输入太大的电流,内部的电流急剧增大,除非切断电源,电流一直在增大。这种效应就是锁定效应。当产生锁定效应时,COMS的内部电流能达到40mA以上,很容易烧毁芯片。

防御措施:

1)在输入端和输出端加钳位电路,使输入和输出不超过不超过规定电压。

2)芯片的电源输入端加去耦电路,防止VDD端出现瞬间的高压。

3)在VDD和外电源之间加线流电阻,即使有大的电流也不让它进去。

4)当系统由几个电源分别供电时,开关要按下列顺序:开启时,先开启COMS电路得电源,再开启输入信号和负载的电源;关闭时,先关闭输入信号和负载的电源,再关闭COMS电路的电源。

三、CMOS电平接口

我们对它也不陌生,也是经常和它打交道了,一些关于CMOS的半导体特性在这里就不必啰嗦了。许多人都知道的是,正常情况下CMOS的功耗和抗干扰能力远优于TTL。但是鲜为人知的是,在高转换频率时,CMOS系列实际上却比TTL消耗更多的功率。

由于CMOS的工作电压目前已经可以很小了,有的FPGA内核工作电压甚至接近1.5V,这样就使得电平之间的噪声容限比TTL小了很多,因此更加加重了由于电压波动而引发的信号判断错误。

众所周知,CMOS电路的输入阻抗是很高的,因此,它的耦合电容容量可以很小,而不需要使用大的电解电容器了。由于CMOS电路通常驱动能力较弱,所以必须先进行TTL转换后再驱动ECL电路。

此外,设计CMOS接口电路时,要注意避免容性负载过重,否则的话会使得上升时间变慢,而且驱动器件的功耗也将增加(因为容性负载并不耗费功率)。

四、COMS电路的使用注意事项

1)COMS电路时电压控制器件,它的输入总抗很大,对干扰信号的捕捉能力很强。所以,不用的管脚不要悬空,要接上拉电阻或者下拉电阻,给它一个恒定的电平。

2)输入端接低内阻的信号源时,要在输入端和信号源之间要串联限流电阻,使输入的电流限制在1mA之内。

3)当接长信号传输线时,在COMS电路端接匹配电阻。

4)当输入端接大电容时,应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。

5)COMS的输入电流超过1mA,就有可能烧坏COMS。

五、CMOS的趋势

进入2000年后,电子电路低电压化的步伐加快了。这与电子设备的信号处置从模仿向数字转移有亲密的关系。像CG(ComputerGraphic,计算机图形)那样,进一步以高速度、高密度(3D,MPEG2,5.lch环绕平面声等)、而且用电池驱动的笔记本电脑停止编辑、阅览。像数码照相机(百万像素&长时间电池)那样,请求更低的功率耗费。

从这种市场意向和半导体厂家的高集成度、高附加值两个角度看,都请求器件的微细化、低电压化。表13.4列出了包括EIA/JEDEC依然在审议中的电源电压范围的规范化意向。低电压化业已进入1.0V系电源。

表13.5列出其输入电压规格(接口规格)的意向,到3.3V系(或者3.0V系)电源电压,都是VIL=0.8V、VIH=2.0V就是说以维持TTL电平的“LVTTL”(LV:LowVoltage)作为输入电压规格规范,在TTL习气运用的信息、通讯范畴运用着。不过在电源电压进一步降低后,VIL,和VIH的规格就只能采用CMOS电平规范。 图13.6形象地表现出电源电压和高速化的关系。TTL运用在以5V工作为中心的高速应用范畴,3V系的应用被合适于Bi-CMOS技术的低电压型(LVTTL)掩盖。TTL/LVTTL的电路阈值设计大约是1.4V,输入“L”/“H”的电压规格是0.8V/2.0V。

半导体

CMOS在原来宽的工作电压范围的根底上,产生了低电压、高速产品,也包含了TTL的性能。CMOS的电路阈值设计为1/2VDD,输入“L”/“H”的电压规格是0.25~0.35VDD/0.65~0.75VDD。

CMOS器件的接口以CMOS电平为规范,不过也产生适用特定用处的接口规格。最大的意向是差动传送。这一点将在后面引见。

半导体

责任编辑:gt

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分