基于复杂可编程逻辑器件CPLD实现示波器的存储和采集系统的设计

前 言

所谓数字存储就是在示波器中以数字编码的形式来储存信号，数字存储示波器的简称是DSO（“Digital Storage Oscilloscope”）。在DSO中，输入信号的波形先经A/D变换器将其模拟波形转换成了数字信号，然后存储在RAM中，需要时将RAM中存储的内容调出，经过D/A变换器，将数字信号恢复为模拟量，显示在示波器的屏幕上。在数字存储示波器中，信号的处理功能和其显示功能是完全分开的，我们在示波器上看到的波形是由采集到的数据经过重构后得到的波形，而不是加到输入端上信号的波形。

系统设计方案

本系统采用单片机和可编程器件作为数据处理及控制核心，整个系统包括通道信号调理、触发信号产生、采集存储、数据融合处理、显示、操作面板、掉电保护等功能模块。图1给出了该系统的总体框图。

一、通道输入信号调理电路

考虑到输入信号的动态范围较大，故本设计采用了先衰减后放大的电路结构，电路前级采用8位双D/A TLC7528构成程控衰减器，将输入信号作为参考电压，此时D/A 的输出电压为

二、双限窗口比较器

双限窗口比较器用于幅度轴垂直灵敏度自动控制时的超限信号的检测。当通道调理电路输出的信号电压超出窗口范围时，比较器输出高电平，电路如图2所示。

图2 双限窗口比较器

三、控制面板电路

系统控制面板除键盘外，还设有通道1垂直位置、通道2垂直位置、触发电平、触发位置、主时基位置共5个调节旋钮，操作简单易行。单片机通过A/D配合多路开关来采集面板的控制数据，其电路原理图如图3所示。

图3 数据采集通道

图中，4051为八选一模拟开关，TLC0820为八位并行A/D，P1.2、P1.3、P1.4用来控制采集哪一个电位器的数据。

四、触发信号产生电路

触发电路的作用是最终产生统一的上升沿有效的触发信号。

1、边沿触发信号产生电路：核心是比较电路。比较器采用MC3486，该芯片可处理10 MHz的输入信号，输出同TTL电平兼容。

2、最大幅度触发产生电路：通过峰值保持电路记录信号的峰值，并与输入信号进行比较，当输入信号幅度低于峰值保持电路的输出电平时，比较器输出上升沿触发信号。电路原理如图4所示，图中的晶体管T1起取样保持开关作用。

五、采集存储逻辑电路

采集存储逻辑电路的作用是将A/D变换后的通道数据写入存储器中，其控制逻辑包括接口、触发控制模块、采集存储控制模块，由一片CPLD器件EPM7128SLC84来实现。图5给出了CPLD顶层逻辑框图。

其中，触发控制逻辑电路由触发选择逻辑和触发使能逻辑组成。在单片机的控制下，触发控制逻辑电路与触发信号产生电路相配合，可以实现触发源选择、触发方式选择、触发条件选择、触发电平调节等触发功能。采集存储控制模块为控制核心，主要由可编程分频器、地址计数器、延迟计数器和时钟选择器四部分组成。

⑴可编程分频器：它的作用是提供采样时钟，其分频比由单片机根据采样率计算得出，然后转换为对应的控制字置入。

⑵地址计数器以及RAM、ADC的控制逻辑电路：采集时，地址计数器在采样时钟的同步下计数，为存储器提供地址，同时采样时钟也作为ADC芯片的读信号和RAM的写信号。计数器输出的最低位作为2个ADC芯片的选择信号。这样，2个通道的数据分别存入奇地址和偶地址。

⑶延迟计数器：用于决定触发点的位置。通过设定触发位置，可以观察触发点前或触发点后或前后各一段时间内的波形。延迟计数器的初始值由单片机预先置入。改变延迟计数器的初始值，就改变了触发点的位置。

⑷时钟选择器：采集时，选择器选通采样时钟，地址计数器在采样时钟的同步下计数；采集结束后，选择器则选通单片机的读信号，单片机检测到采集结束信号（由延迟计数器的溢出信号产生），便开始回读数据，每读一次数据，地址计数器就加1，由于计数器是循环计数，所以只要依次读数，便可以读出所有的采集数据。

六、显示控制模块

显示采用示波器的X—Y方式。在X—Y方式下，示波器的垂直轴与水平轴的偏转电压均由外部提供。屏幕上每一个位置都对应一个X—Y坐标。因此，只要提供波形的坐标数据，经D/A转换送至X、Y轴即可。

显示控制电路由时钟选择器、地址计数器及X、Y数据锁存器构成。在单片机写数据期间，时钟选择器将写信号选通，作为地址计数器的时钟，存储数据的规律为Y1、X1、Y2、X2。在允许显示期间，时钟选择器选通显示时钟，此时，地址计数器以固定的频率循环计数，RAM的读信号直接用显示时钟充当，用地址作为X、Y锁存器的选通信号，让奇、偶地址的数据分别锁存到X、Y轴DAC的数据线上，产生对应的X、Y轴偏转电压。

系统软件设计

系统主程序流程图如图6所示。其中，初始化模块除包括一般的堆栈指针、位标志等内容外，还能将保存在E2PROM中的参数调入系统。在是否允许采集模块中，要对各种条件进行判断，首先必须在运行（RUN）状态下，如果是在停止（STOP）状态则一律不使能。其次，根据不同的触发方式，如在单次触发方式下，则必须有单次释放标志才允许使能，而在自动和常态触发方式下则必须在一个主循环结束后才允许触发。

图6 主程序流程图

结束语

在本设计中，可编程逻辑器件CPLD完成采集、存储和显示控制逻辑等功能，而单片机完成人机界面、系统控制、信号分析、处理和变换功能。本设计的创新点在于除了具有单次触发存储显示功能外，还能对被测信号进行采集、存储和连续显示。

责任编辑：gt