FPGA开发板中关于晶振几大问题

安德鲁 发表于 2020-08-08 10:53:00 收藏 已收藏
赞(0) •  评论(0
400万+工程师在用
400万+工程师在用

FPGA开发板中关于晶振几大问题

安德鲁 发表于 2020-08-08 10:53:00
+关注

下面几个是FPGA开发板使用的晶振。加滤波,是为了防止振荡器干扰电源。电源稳定,振荡器的频率较高,用一个104电容去耦就够了,如图2所示。图3使用的π型滤波器,由一个电感器两个电容器构成,它的输入端和输出端都呈低阻抗性,因为元件比L或C型多,故抑制性能要好的多。

FPGA开发板中关于晶振几大问题

图1 Cyclone III Start Kit 时钟电路

FPGA开发板中关于晶振几大问题

图2 DE1 时钟电路

FPGA开发板中关于晶振几大问题

图3 艾米电子EP2C8 FPGA开发板 时钟电路

再看下面的有源晶振的输出端,串电阻。芯片的输入端有输入电容,走线也有分布电容,没这个电阻,振荡器输出的上下沿有冲击电流,产生辐射。特别是阻抗不匹配时,高频信号会反射回来干扰信号源。串上电阻,能消除反射波的影响。

FPGA开发板中关于晶振几大问题

图4

FPGA开发板中关于晶振几大问题

图5

打开APP阅读更多精彩内容

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉

相关话题

评论(0)

加载更多评论

分享到

QQ空间 QQ好友 微博
取消