EMMC电路设计之EMMC上电时序设计

aerguqiuhui 发表于 2020-09-03 17:32:14 收藏 已收藏
赞(0) •  评论(0
400万+工程师在用
400万+工程师在用

EMMC电路设计之EMMC上电时序设计

aerguqiuhui 发表于 2020-09-03 17:32:14
+关注

一:供电电源时序

EMMC的供电有两种模式,且分两路工作,有VCC和VccQ。在规范上,上电时序是有要求的,如下图所示。

EMMC电路设计之EMMC上电时序设计

EMMC上电时序

开始上电时,VCC或VccQ可以第一个倾斜上升,或者是两者同时上升;同时,每个电源电压上电时间应该是小于指定的时间tPRU(tPRUH,tPRUL或tPRUV)。高电压多媒体卡:tPRU的最大值为35mS,双电压多媒体卡:tPRUL最大值为25mS,tPRUH最大值为35mS。

在电路的设计中,应该使用合适的滤波电容,用于缓冲电流峰值。对于电源滤波电容,应该采用大小电容并联的方式,且大电容的值不小于2.2uF,为了更好的降低电源的噪声,在电源的干路中串联磁珠等滤波器件。

EMMC上电时序

开始上电时,VCC或VccQ可以第一个倾斜上升,或者是两者同时上升;同时,每个电源电压上电时间应该是小于指定的时间tPRU(tPRUH,tPRUL或tPRUV)。高电压多媒体卡:tPRU的最大值为35mS,双电压多媒体卡:tPRUL最大值为25mS,tPRUH最大值为35mS。

在电路的设计中,应该使用合适的滤波电容,用于缓冲电流峰值。对于电源滤波电容,应该采用大小电容并联的方式,且大电容的值不小于2.2uF,为了更好的降低电源的噪声,在电源的干路中串联磁珠等滤波器件。

二:总线信号线负载电容和上拉电阻

EMMC总线的每一条线的总电容CL是总线主控器电容CHOST,总线电容CBUS本身,这条线连接到该卡的电容CCARD的总和。

CL = CHOST + CBUS + CCARD

并要求主机和总线电容的总和不超过20 pF。

EMMC电路设计之EMMC上电时序设计

1.2V和1.8V的电源接口,推荐的最大上拉50Kohm。3V的供电,可以使用全范围可达100Kohms。

推荐的CREG值与e•MMC设备供应商之间可能会有所不同。需确认最大值与e•MMC厂商的电容准确性,因为在e•MMC内的调节器的电气特性受电容波动的影响。

三:具体电路的原理图设计

对于存储器的电路设计,主要考虑的问题是总线信号的完整性,不好的电路可能会导致反射、串扰、轨道坍塌、EMI问题,因此,在电路的原理图设计中,应该根据芯片的具体参数及总线规范来设计电路,只要原理图设计合理了,再通过合理的PCB布局布线,就能使系统的不稳定因素降到最低。

3.1:根据芯片资料可知,芯片的VDDi引脚需要外接一个电容,这个电容取值的大小有限制,一般为:min 0.1uF,max 1uF。

3.2:电源电路的滤波,采用大小电容并联的方式,同时在干路中串联磁珠等滤波器件,保证电源信号的质量,大电容的值应该大于2.2uF,小电容可以在0.1uF左右。

3.3:由于是总线操作,所以在电路的设计中,必须考虑总线上信号的状态,虽然e.MMC有内部上拉电阻,但一旦数据开始传输,这些内部的上拉电阻都会自动断开,故需要外接上拉电阻,保证在睡眠模式下信号电平固定,不会出现在悬浮状态。上拉电阻的大小资料给出了一定的范围,同时会根据工作电压的模式有所要求,对于DAT0-DAT7和复位端的上拉电阻,采用50kΩ左右的电阻,考虑价格,一般采用51K电阻,既能满足1.7-1.95V的供电需求,也能满足2.7-3.6V的供电需求;对于命令线,采用10KΩ左右的上拉电阻,因为EMMC读写操作都是通过命令发起的,它应该具有比较大的驱动能力。

3.4:经过测试发现,在总线操作的整个电路中,每一根数据线上的信号都有一定的过冲和下冲,这严重影响信号的完整性,使数据传输错误。这很大一个原因是因为电路的阻抗不匹配造成的,经测试,经过一定的阻抗匹配后,信号的过冲和下冲明显减少。

3.5: 采用串联电阻实现阻抗匹配,对于串联电阻的方法,首先它起到阻抗匹配的作用,因为信号源的阻抗很低,跟信号线之间阻抗不匹配,串联一个电阻后,可以改善匹配情况,以减少反射,避免振荡等;同时由于信号通信的频率较高,会引入很多的高频噪声,串联电阻会跟信号线的分布电容及负载的输入电容形成一个RC电路,这样就会降低信号边沿的陡峭程度,对信号具有一定的滤波、降低噪声的效果。

3.6:对于串联电阻大小的选择,需要根据芯片提供的具体资料来决定,一般总线上串联的电阻都不是很大,像三星的推荐值在0-47Ω,选择的是27Ω。因此在所有的总线信号线上,每一根信号线我们都可以串联一个小电阻进去。对于电阻的摆放,时钟上的应该源端匹配,而对于双向的数据线,理论上源端和终端都应该串联,但考虑电路的实际运用及器件的使用数量,一般在终端匹配。

EMMC电路设计之EMMC上电时序设计

打开APP阅读更多精彩内容

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉

相关话题

评论(0)

加载更多评论

分享到

QQ空间 QQ好友 微博
取消