解析5nm制程在芯片设计中需注意的问题

5nm及以下制程的老化问题-第一部分

半导体老化已从铸造问题转变为用户问题。随着我们达到5nm及以下，无矢量方法变得越来越不准确。

导致半导体老化的机制已为人所知，但这一概念并未引起大多数人的关注，因为部件的预期寿命远远超过其在现场的预期部署时间。在短时间内，所有这些都改变了。

随着设备的几何尺寸变得越来越小，这个问题变得更加严重。在5纳米工艺中，随着发现，理解和建模新问题，工具和流程迅速发展，它已成为开发流程的重要组成部分。

Cadence的高级产品经理Art Schaldenbrand表示：“我们已经看到它已从特定设计团队使用的一种精品技术转变为更重要的签发流程的一部分。” “当我们进入这些更高级的节点时，您必须处理的问题数量就会增加。如果您正在做类似电源芯片的事情，则只需半微米，您就不必担心热载流子注入（HCI）。当您降至180nm以下时，您会开始看到诸如负偏置温度不稳定性（NBTI）之类的东西。再往下，您会遇到其他现象，例如自热，这成为一个严重的可靠性问题。”

过去处理它的方法不再可行。西门子业务部门Mentor的高级产品工程经理艾哈迈德·拉马丹（Ahmed Ramadan）表示：“直到最近，设计师们还是通过过度设计来保守地解决老化问题，因此仍有很大余地。” “但是，在将设计推到极限的过程中，不仅需要获得竞争优势，而且鉴于晶体管缩放优势的日益减小，还需要满足新的应用要求。所有这些都要求进行准确的老化分析。”

在发现新现象的同时，旧现象继续恶化。Fraunhofer IIS自适应系统工程部负责质量和可靠性的部门经理AndréLange说：“温度和电应力等老化驱动因素并未真正改变。” “但是，要实现高级功能要求，就必须使用安全系数最小的密集型有源设备。这使它们更容易受到自热和场强增加引起的可靠性问题的影响。考虑到具有2.5D和3D集成的先进封装技术，可靠性问题（尤其是温度）的驱动因素将变得越来越重要。”

影响因素

最大的因素是热量。Synopsys的 3D-IC高级产品营销经理Rita Horner表示：“更高的速度往往会产生更高的温度，而温度是最大的杀手。” 温度会加剧电子迁移。预期寿命可能会随温度的微小变化而呈指数变化。”

对于finFET，这已成为更大的问题。Cadence的Schaldenbrand说：“在平面CMOS工艺中，热量可以很容易地通过器件的大部分散逸到基板中。” “但是当您将晶体管侧放并包裹在毯子中时，这实际上就是栅极氧化物和栅极的作用，沟道会经历更大的温升，因此器件承受的应力会大大增加。”

越来越多的电子设备正被部署在恶劣的环境中。“在极端条件下运行的半导体芯片，例如汽车（150°C）或高海拔环境（墨西哥城的数据服务器），具有最高的可靠性和与老化相关的风险，”程序和运营高级副总裁Milind Weling说， “ 2.5D和3D设计可能会在底层硅芯片上看到额外的机械应力，这可能会导致额外的机械应力老化。”

Synopsys的AMS高级应用工程师Haran Thanikasalam说：“随着时间的流逝，器件的阈值电压会降低，这意味着需要更多的时间才能打开设备的电源。” “造成这种情况的原因之一是负偏差不稳定。但是随着器件的缩小，电压缩放比几何缩放慢。今天，我们正在达到物理极限。器件在3nm处的工作电压约为0.6至0.7伏，而40nm或28nm处的工作电压为1.2V。因此，电场增加了。在很小的设备区域上产生的大电场会导致严重的故障。”

Schaldenbrand说：“我们捕获这种现象的方式称为时变电介质击穿（TTDB）。” “您正在研究场密度如何导致设备崩溃的情况，并确保设备不会出现太大的场密度。”

老化的另一个主要原因是电迁移（EM）。“如果执行诸如EM或IR降落仿真之类的可靠性仿真，不仅设备会退化，而且互连上也会发生电迁移，” Thanikasalam补充道。“您不仅要考虑设备，还要考虑设备之间的互连。”

模拟和数字

在老化方面，数字是模拟的子集。“在数字领域，您最担心驱动器，因为这会改变上升和下降延迟，” Schaldenbrand说。“这涵盖了各种各样的罪过。但是模拟要微妙得多，增益是您担心的事情。仅仅知道Vt改变了这么多并不能告诉您增益会降低多少。”

Mentor的斋月表示：“根据应用程序的不同，系统可能会退化，或者它可能会因相同的老化量而失败。” “例如，微处理器的性能下降可能会导致性能降低，有必要减慢速度，但没有必要的故障。在关键任务AI应用中，例如ADAS，传感器性能下降可能直接导致AI故障，进而导致系统故障。”

数字降级这一更简单的概念通常可以被隐藏。Schaldenbrand补充说：“其中很多是在单元表征水平上捕获的。” “因此，系统设计师不必为此担心很多。如果他管理正确的library，那么他的问题就解决了。”

占空比

为了获得准确的老化图，您必须考虑设计中的活动，但这通常不是预期的方式。Synopsys的Horner说：“负偏置温度稳定性（NBTS）正在影响某些器件。” “但是设备不必主动运行。设备关闭时可能会发生老化。”

过去，分析是在没有模拟的情况下完成的。Synopsys的Thanikasalam说：“通过静态，矢量无关的分析，您只能获得一定数量的可靠性数据。” “该分析并不关心您对系统的刺激。它可以更广泛地查看并确定问题出在哪里，而无需模拟设计。但这被证明是做事的一种非常不准确的方式，尤其是在较小的节点上，因为一切都取决于活动。”

这对于IP块可能很麻烦。“问题是，如果有人在自己的设备上做自己的芯片，自己的软件，他们将拥有所需的全部信息，直到晶体管级，直到占空比达到多少为止，” Kurt Shuler说道。 “但是，如果您正在创建其他人将要为其开发软件的芯片，或者如果您正在提供整个SDK，并且他们正在对其进行修改，那么您真的不知道。这些芯片供应商必须向他们的客户提供一些进行分析的方法。”

对于设计的某些部分，可以估算占空比。“您永远都不想在系统级别上找到块级别的问题，” Schaldenbrand说。人们可以在块级进行分析，在那做起来是相当便宜的。对于模拟模块，例如ADC或SerDes或PLL，您应该很好地了解其在系统中的运行方式。对于大型数字设计（您可能具有几种操作模式）而言，情况并非如此。这将大大改变数字活动。”

这是它已变成用户问题的根本原因。Thanikasalam说：“这给用户带来了责任，以确保您选择能够激活设计中那些您认为更容易老化和电迁移的部分的刺激，而您必须自己这样做。” “这在最终用户中造成了很大的警告信号，因为铸造厂将无法为您提供刺激。他们不知道您的设计做什么。”

结论

本文阐述了5nm制程在芯片设计中应该考虑的因素，并对其中的因素进行了讨论。第二部分将就对这些问题的监测方法和额外的问题进行说明。
       责任编辑：tzh