资料下载
×
FPGA开发环境入门实验之组合逻辑设计的资料说明
消耗积分:0 |
格式:rar |
大小:2.04 MB |
2020-10-16
分享资料个
一、实验目的
1.了解FPGA 开发环境及基本操作。
2. 熟悉基于FPGA 的数字设计方法和步骤。
3. 掌握电路的综合和实现。
4. 掌握电路仿真与时序分析。
5. 熟悉3/8 线译码器工作原理
6. 设计5 人表决器。
二、实验内容和基本原理
1、3/8 线译码器
（1） 以3/8 线译码器为例，以Basys 2开发板中的三个拨位开关， SW2，SW1，SW0 为三个输入信号，可以代表8 种不同的状态，该译码器对这8 种状态译码，并把所译码的结果在八个发光二级管（ LD7~LD0 ）上显示。
（2） 输入与输出之间逻辑关系
2、5 人表决器
（1） 以Basys 2开发板中的5 个拨位开关， SW4，SW3，SW2，SW1，SW0为7 个输入信号，可以代表5 个表决的人，当5 个人中有3 个以上同意时，则表决通过，将表决的结果在LD0 上显示出来。
（2） 当表决通过时，将通过票数在最右侧在数码管（SEG0）上显示出来。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
