资料下载
×
如何使用Quartus II开发环境和EDA实验箱实现分频器的设计
消耗积分:10 |
格式:docx |
大小:0.02 MB |
2020-10-28
电子技术_123
分享资料个
1、分频器简介
在数字系统的设计中，分频器是一种应用十分广泛的电路，其功能就是对频率较高的信号
进行分频。本质上，分频电路是加法计数器的”变异”，其计数值有分频叙述决定， 输出不
是一般计数器的计数结果，而是根据分频常数对输出信号的高、低电平进行控制。通常
来说， 分频器常用于对数字电路中的时钟信号进行分频， 从而得到较低频率的时钟信号、
选通信号、中断信号等。
2、分频系数为 10 的分频器
对于分频系数为 10 的分频器， 本例的输入时钟系统 50M 时钟（clk_50M）， 输出为十分频时钟（f_50） 。设计方法为，通过设置一个 3 位的计数寄存器（cnt）来实现，每个时钟周期的上升沿计数一次， 当计数寄存器数到 4 的时候， 将输出分频信号取反即可得到 10 分频的输出。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
