×

如何使用FPGA实现序列检测有限状态机

消耗积分:0 | 格式:rar | 大小:0.16 MB | 2020-11-04

分享资料个

  一、有限状态机

  有限状态机是绝大部分控制电路的核心结构, 是表示有限个状态以及在这些状态之间转移和动作等行为的数学模型。有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说, 除了输入部分和输出部分外, 有限状态机还含有一组具有“记忆”功能的寄存器, 这些寄存器的功能是记忆有限状态机的内部状态, 它们常被称为状态寄存器。在有限状态机中, 状态寄存器的的下一个状态不仅与输入信号有关, 而且还与该寄存器的当前状态有关, 因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。

  在实际的应用中, 根据有限状态机是否使用输入信号, 可将其分为Moore 型有限状态机和Mealy 型有限状态机两种类型。Moore 型有限状态机其输出信号仅与当前状态有关,即可以把Moore 型有限状态的输出看成是当前状态的函数。Mealy 型有限状态机其输出信号不仅与当前状态有关,而且还与所有的输入信号有关,即可以把Mealy 型有限状态机的输出看成是当前状态和所有输入信号的函数。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !