FPGA电源设计部分电路原理图解析

电子说

1.2w人已加入

描述

  U22是电可擦除ROM,用于存放AS下载后的数据,使得FPGA的程序段掉电也能得以保存,DATA端是数据读取端,用于读取ROM内数据。DCLK为时钟端口,用于接收时钟信号进行同步传输。nCS是片选端口,用于接收片选信号表示对该芯片进行通讯。ASDI为AS下载数据输入端,用于接收AS下载数据。VCC与GND分别为电源端口与地端口,分别接3.3V与数字地。

  FPGA电源设计部分电路原理图如图5-1所示:

  FPGA

  Header18X2为18排2列排阵,两组排阵分别与PIN口、3.3V电源、数字地相连,提供了可动的机制,使得PIN口可根据需要用排线与目标相连,打到信号传输的目的。而3.3V电源以及数字地针口则可以根据需要,用排线为目标提供逻辑高电平或逻辑低电平。

  U21D为FPGA芯片的时钟信号接收部分,通过网络标号“CLK0~3”与对应的时钟信号端口相连。

  U21C为FPGA芯片的供电及接地部分,含有“GND”字样的是“地”端口,与数字地相连,VCCIO1~4为I/O口供电端口,采用3.3V电源供电,通过网络标号“+3.3V”与3.3V电源端口相连。VCCA_PLL1、VCCA_PLL2、VCCINT为内部运算器和输入缓冲区的供电端口,采用1.5V电源供电,通过网络标号“+1.5V”与1.5V电源端口相连。

  U21B为JTAG与AS下载部分,TMS、TCK、TD1、TD0分别为JATAG下载方式的模式选择端、时钟信号端、数据输入端、数据输出端。DATA0为AS下载的数据端口,MSEL0、MSEL1、nCE、nCEO、CONF_DONE、nCONFIG、nSTATUS端口按照典型接法相连。值得注意的是:无论AS还是JTAG都是通过JTAG标准通讯,AS下载一般是下载POF到PROM(flash)里,重新上电仍然可以加载,JTAG下载是通过JTAG口将sof文件直接下载到FPGA内,一般是临时调试用的,掉电就丢失了。
责任编辑人:CC

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分