新思科技宣布推出最新版本IC Validator物理验证解决方案

新思科技 发表于 2020-11-27 14:22:59 收藏 已收藏
赞(0) •  评论(0
400万+工程师在用
400万+工程师在用

新思科技宣布推出最新版本IC Validator物理验证解决方案

新思科技 发表于 2020-11-27 14:22:59

业界首创的弹性CPU调配技术可将物理验证签核的成本降低40% 

机器学习驱动的根本原因分析可加快设计的收敛

相较于传统的LVS检查方法,创新的Explorer LVS可提高30倍速度,同时内存使用降低30倍

新思科技(Synopsys)近日宣布推出最新版本IC Validator物理验证解决方案,该解决方案包含多项创新技术,可加快前沿应用推向市场的时间。IC Validator独特的弹性CPU调配技术可为本地和云环境的物理签核节省多达40%的计算时间。另一项创新技术是机器学习驱动的根本原因分析,可自动识别关键的设计规则检查(DRC)问题,从而更快地实现DRC的收敛。此外,与传统LVS技术相比,Explorer LVS可使SoC的运行时间提高30倍且调试速度得到数量级的提升。

“设计规模不断扩大、制造复杂性不断升级,处于前沿设计的客户日益面临设计收敛的挑战,因此及时的物理验证收敛对于满足严苛的流片时间至关重要。新思科技IC Validator的创新功能将为开发者提供更高的性能、更高的生产率并加速芯片上市的时间。”

——Raja Tabet

芯片设计集团高级副总裁

新思科技

作为新思科技Fusion Design Platform和Custom Design Platform的重要组成部分, IC Validator是一款全面且具有高度可扩展性的物理验证解决方案。该解决方案包括DRC、LVS、可编程式电学规则检查(PERC)、虚拟金属填充和DFM等增强功能。IC Validator采用智能内存感知负载调度和均衡技术,具有高性能和高度可扩展性等特点,可最大限度地利用主流硬件。此外,它可以在多台机器上同时使用多线程和分布式处理,并且可扩展到1000多个CPU,优势显著。   新思科技Fusion Design Platform中的IC Validator验证可实现快速DRC检查、自动修复、时序的填充和签核、以及与STAR RC集成,从而可加快收敛速度。IC Validator的实时DRC检查技术可为新思科技Custom Design Platform按需实现实时DRC监测。  

责任编辑:lq

打开APP阅读更多精彩内容

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉

相关话题

评论(0)

加载更多评论

分享到

QQ空间 QQ好友 微博
取消