资料下载
×
FPGA时序分析的重要参数有哪些
消耗积分:0 |
格式:rar |
大小:0.16 MB |
2021-01-12
分享资料个
综合时序图：
传播延时，即I/O管脚输入到非寄存器输出延时。信号从任何一个I/O脚输入，通过一个宏单元内的组合逻辑后，从另一个管脚输出，所需要的时间。范围：5～12ns。
全局时钟的建立时间。输入脚的数据必须在全局（同步）时钟有效之前，提前有效的时间。Tsu的范围：2.9～7ns。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
