×

基于Si5100-EVB光收发器的参考设计

消耗积分:0 | 格式:pdf | 大小:3.73 MB | 2021-01-15

杜喜喜

分享资料个

  Si5100 EVB和Si5110 EVB主板/子卡组为测试和表征Silicon Laboratories的Si5100/Si5110 SiPHYTM OC-48/STM-16 SONET/SDH收发器提供了一个平台。Si5100和Si5110收发器设备以高达2.7 Gbps的串行数据速率提供全双工操作。收发器设备安装在EVB子卡上。高速串行信号通过子卡本身上的SMA连接器访问。低速并行数据通道通过工业标准300针meg阵列连接器从子卡路由到主板。附带的收发器环回主板在收发器低速并行数据输出RXDOUT和收发器低速并行数据输入TXDIN之间提供硬件连接。主板上提供了测试点,以便监控并行数据通道。与低速数据通道相关的时钟信号被路由到环回主板上的SMA连接器。静态控制和状态信号被发送到标准的100密耳中心柱。收发器子卡还提供可选的全双工主板。全双工主板还采用了行业标准的300针meg阵列连接器,允许连接子卡。全双工主板将所有收发器低速并行数据输出和输入路由到标准SMA连接器。可选的全双工主板在将收发器设备连接到并行误码率测试仪(ParBERT)或其他需要完全访问低速并行数据通道的应用程序中非常有用。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !