资料下载
×
如何使用Cyclone器件中的PLL
消耗积分:0 |
格式:rar |
大小:0.93 MB |
2021-01-15
分享资料个
介绍
Cyclone FPGA 具有锁相环（PLL）和全局时钟网络，提供完整的时钟管理方案。Cyclone PLL 具有时钟倍频和分频、相位偏移、可编程 占空比和外部时钟输出，进行系统级的时钟管理和偏移控制。Altera® Quartus® II 软件无需任何外部器件，就可以启用Cyclone PLL 和 相关功能。本文将介绍如何设计和使用Cyclone PLL 功能。
PLL 常用于同步内部器件时钟和外部时钟，使内部工作的时钟频率比外部时钟更高，时钟延迟和时钟偏移最小，减小或调整时钟到输出（TCO）和建立（TSU）时间。
硬件结构
每个 Cyclone FPGA 包括具有多达两个PLL。表1 为种型号Cyclone FPGA 内可用的PLL 数量。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
