资料下载
×
设计的带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器
消耗积分:0 |
格式:rar |
大小:6.32MB |
2021-07-30
分享资料个
设计的带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器-
在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。.rar
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| PCIe_Lab/.qsys_edit/filters.xml | 1KB | 2012-02-23 16:48:30 |
| PCIe_Lab/.qsys_edit/preferences.xml | 1KB | 2012-02-23 17:14:12 |
| PCIe_Lab/altgx_reconfig.v | 21KB | 2011-10-28 02:51:56 |
| PCIe_Lab/c4gx_qsys/synthesis/c4gx_qsys.qip | 22KB | 2012-02-23 17:17:06 |
| PCIe_Lab/c4gx_qsys/synthesis/c4gx_qsys.v | 459KB | 2012-02-23 17:14:52 |
| PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_avalon_mm_bridge.v | 11KB | 2012-02-23 17:16:16 |
| PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_avalon_sc_fifo.v | 31KB | 2012-02-23 17:15:50 |
| PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_avalon_st_pipeline_base.v | 5KB | 2012-02-23 17:15:52 |
| PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_avalon_st_pipeline_stage.sv | 5KB | 2012-02-23 17:15:54 |
| PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_irq_clock_crosser.sv | 2KB | 2012-02-23 17:15:54 |
| PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_merlin_arbitrator.sv | 9KB | 2012-02-23 17:15:54 |
| ... |
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
