芯片CP测试的详细流程

描述

昨天我们了解到芯片的CP测试是什么,以及相关的测试内容和方法,那我们今天趁热打铁,来了解一下CP测试的流程。

1、设有自测程序的芯片

首先有一部分比较特殊的芯片要单独区分出来,就是昨天我们说到的自设自测程序的存储类型芯片,这些芯片在设计之初就准备好了TestPlan,根据各自芯片的规格参数就已经规划好了测试内容和测试方法。

芯片通常会准备若干种TestMode功能,通过配置管脚使芯片进入指定的测试状态,从而完成各个类型的测试。如:

ATPG可输出WGL或STIL格式文件供Tester使用。

BIST(Built-In SelfTest)逻辑。这些自测逻辑完成对ROM/RAM/Flash等功能的测试。

Function Test Mode。一些专门的功能测试需要增加硬件逻辑,例如ADC/DAC/时钟等。

想了解的可以查看金誉半导体上一篇更新的文章,里面有详细说明、

2、挑选测试厂和测试机型

首先我们需要选择有实力的测试厂和匹配的测试机型,测试厂和测试机的选择要考虑芯片类型、测试内容、测试规格和成本等因素。

选择机型方面,根据芯片的类型和测试内容不同,测试机台又分为很多系列:例如存储器芯片Advantest T55xx 系列等、数字混合信号或SoC芯片Teradyne J750 系列等,RF射频芯片Credence ASL-3000 系列等。

3、制作ProbeCard以及Test Program

选择好测试机后,接下来就需要制作探针卡(ProbeCard)和测试程序(Test Program)。

ProbeCard包括探针和芯片外围电路。在芯片设计的时候,每一个DIE和DIE上的每一个芯片管脚的坐标和艰巨信息,都在投产之前已经确定,根据这些参数就可以开始制作探针了。可让芯片一个个去测量大耗时,因此探针卡还可以选择同测数(Site),可同时测量多个芯片,减少测试机台数还能节约时间成本,但是受限于测试机台资源,同测数也有上限,例如32/16/8/4。

探针的材质也有不同的选择,有钨铜、铍铜或钯等材料,这些探针在强度、导电性、寿命、成本等方面都有各有的特点,根据需求进行选择即可。

Test Program是测试程序。测试程序控制整个机台的测试过程。不同的测试机有不同的测试软件系统,对应的测试程序也有不同的格式。通常工程师提供WGL/STIL/VCD等格式的文件,再转换成测试机需要的文件格式,并增加其他测试程序。

4、调试以及结果分析

调试的时候根据TestPlan,Pattern(测试向量)被分作不同的BIN,从而定位测试错误的位置。调试时还可以在系统上直接看到一个Pattern中错误的Cycle位置,工程师根据这些错误信息进行调试,修改Pattern和测试程序,逐个清理,直到所有BIN都通过。再把同测的多Site全部调试通过,如此循环多轮后,便可以开始试运行。

此时工程师还要调试探针力度、清理探针周期等参数,确保整片Wafer上每一次Touchdown都可以测试稳定。

最后整片Wafer的测试结果会生成一个晶圆图文件,数据生成一个日志文件,例如STD文件。晶圆图主要包含良率、测试时间、各BIN的错误数和DIE位置,日志文件则是具体的测试结果。工程师通过分析这些数据,决定是否进入量产。

5、再次调试,优化流程

最后就是进入量产阶段,根据大量测试的统计数据,可以进行一些调整以进一步优化测试流程。

这一阶段可以决定是否对出错的DIE进行复测,通常复测可以纠正一定比例的错误,但是要多用一部分测试时间,所以要综合考虑后再决定是否复测。通常处于Wafer边缘位置的DIE出错的概率较高,综合考虑,有时可以直接将边缘DIE剔除,不进行测试就标为坏品,以节省测试时间。

另外,还需要关注良率是否稳定,当连续出现良率较低的情况时,需要停止测试,进行数据分析,检查设备或与代工厂沟通。

接下来才是进入真正的量产,这时只需要把CP测试的结果交给后续封装厂即可。通常是一个含有分BIN信息的Map文件,封装厂根据Map文件挑选好品封装,剔除坏品,还可以保留客户选择的特殊BIN别。

审核编辑:汤梓红

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分