基于IDEA导出个人IP库设计的jar包

FPGA/ASIC技术

193人已加入

描述

 前言    使用SpinalHDL进行电路描述是基于Scala来实现的,在进行设计输出的时候,那么,我们可以同样基于jar包的形式导出个人IP库设计。本篇就基于IDEA导出个人IP库设计的jar包jar包生成

    实例的工程目录结构如下所示:

电路

    工程中有两个pacakge:adder和counter。

    通过IDEA右上方下面的按钮进入Project Structure(或者通过File->Project Structure)进入:

电路

    在Artifacts界面里点击红框中的“+”号选择JAR->From modules with dependencies.

电路

    选择“copy to the output directory and link via manifest”。Directory for META-INF/MANIFEST.MF的路径可保持默认目录或另行指定目录。随后点击OK。            

电路

    在下面的Output layout里,可以删除不必要的“零碎儿”:

电路

    最后只保留我们自己的设计:

电路

    点击OK,配置完成。            
    通过菜单栏Build->Build Artifacts导出生成jar包:

电路

    最后会在工程目录的out文件夹下生成jar包:

电路

jar包导入

    jar包生成后,我们就可以在其他的工程中导入jar包或者提供给他人。   

    通过 File->Project Structure导入jar包:

电路

     导入后即可使用:

电路

    我们即可像使用SpinalHDL一样即可使用:


import counter._import spinal.core.SpinalSystemVerilogobject counterApp extends App{  SpinalSystemVerilog(counter())}
  审核编辑 :李倩

 


打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分