构建多电压JTAG链

描述

随着低功耗手持设备变得越来越普遍,混合使用5 V、3.3V、2.5 V和1.8 V器件的印刷电路板变得很普遍,这使得JTAG链的设计成为一项具有挑战性的任务。设计人员必须确定JTAG链的工作电压以及放置不同电压的器件的顺序。本文比较了设计多电压JTAG链的几种方法,提供了一些制作鲁棒、无差错设计的技巧和技术。

菊花链,或通过JTAG端口连接多个DSP、FPGA、CPLD和其他逻辑器件,允许使用单个JTAG连接器控制它们。菊花链通常用于具有多个JTAG器件的电路板,菊花链连接TDI和TDO引脚以形成串行路径。链的输入是第一个设备的TDI;链的输出是最后一个设备的 TDO。所有器件的TRST、TCK和TMS引脚并联连接。菊花链可以设计为允许绕过链中的一个或多个设备以进行调试,方法是提供可以根据所需目标设备安装或移除的跳线。理论上可以菊花链连接的设备数量是无限的,但在具有大约八个以上的设备的链中经常发生时序问题和间歇性崩溃,尤其是在时钟速率较高的情况下。

为了满足JTAG时序要求,当链路中有超过四个器件时,应将缓冲器放置在TCK和TMS上以保持信号完整性,并且每个缓冲器驱动不超过四个器件。例如,具有六个设备的链需要两个用于TCK的缓冲区和两个用于TMS的缓冲区。驱动器应该是高速的(低传播延迟),具有足够的强度来驱动四个或更多设备。

硬件工程师可能需要菊花链连接不具有相同 I/O 电压的设备。在单个链中连接所有器件可能不是最佳解决方案,因此设计人员应考虑对链进行分区,以满足专有调试工具的要求。可能需要电平转换器来适应多个电压电平,并且必须保持信号完整性。设计和测试的复杂性显著增加,需要IEEE 1149.1专业知识来集成和测试系统。本文介绍了实现多电压JTAG链的两种方法。

每个电压系列的单独JTAG链

当多个器件具有相同的I/O电压时,建议使用这种方法,将所有具有相同JTAG I/O电压的器件放在一个链中,每个电压使用单独的链。每个链都支持其类别中的所有设备,消除了其他设备无法正常工作的可能性,并减少了其他供应商必须与JTAG链接口时的混乱。图1显示了具有相同I/O电压器件的JTAG链。在这种情况下,不需要电压转换器(VT)。

FPGA

图1:具有相同I/O电压器件的JTAG链

多电压JTAG链

有时最好将所有JTAG器件放在一个链中。当每个电压系列中没有足够的器件来构建单独的JTAG链时,建议使用这种方法。要成功连接JTAG链中两个具有不同电压的器件,必须满足以下要求:

VOH最小驱动器的(最小高输出电压)必须大于接收器的VIHmin(最小输入高压)。

卷.max驱动器的(最大输出低电压)必须小于接收器的VILmax(最大输入低电压)。

驱动器的输出电压不得超过接收器的I/O电压容差。

表1显示了不同电压标准的常见最小和最大电压。有关更具体的数据,设计人员应参考器件的数据手册。

表 1:典型 I/O 标准及其相关的最小和最大电压

 

I/O Standard
 
VIL (min)
 
VIL (MAX)
 
VIH (MIN)
 
VIH (MAX)
 
VOL (MAX)
 
VOH (MIN)
 
LVTTL
 
-0.3 0.8 2.0 3.45 0.4 VCCO-0.4
 
LVCMOS33
 
-0.3 0.8 2.0 3.45 0.4 VCCO-0.4
 
LVCMOS25
 
-0.3 0.7 1.7 VCCO+0.3
 
0.4 VCCO-0.4
 
LVCMOS18
 
-0.3
 
35% VCCO
 
65%VCCO
 
VCCO+0.3
 
0.45
 
VCCO-0.45
 
LVCMOS15
 
-0.3 35% VCCO
 
65%VCCO
 
VCCO+0.3
 
0.45 VCCO-0.45

 

多电压JTAG链设计指南

将最高电压的设备放在链的开头,下一个最高电压,依此类推,直到最后放置最低电压的设备。按顺序将最高电压置于最低电压JTAG信号,可以通过下一个器件的输入正确解释一个器件TDO输出上的逻辑高电平。

验证每个设备是否能够承受来自后续设备的最大电压。例如,如果第一个器件是 3.3V 器件,下一个器件是 1.8V 器件,请确保 1.8V 器件的输入电压至少为 3.6 V。

验证仿真器是否可以正确解释来自最低电压设备的 TDO。在示例中,确保 VOH最小的 1.8V 器件大于 VIH最小的 3.3V 器件。如果没有,则应使用高速电压转换器将TDO转换为仿真器的正确电压。VT不应该注册(时钟)信号,因为这会将信号延迟一个时钟,导致JTAG链失效。ADI公司的双向逻辑电平转换器ADG3304包含四个双向通道,可用于多电压数字系统应用。图 2 显示了具有 3.3V、2.5V 和 1.8V I/O 电压的器件,其中电压较低的器件的 I/O 可以承受前一个器件的较高电压。TDO使用VT将电压从1.8 V提升至3.3 V。

FPGA

图 2:JTAG 链中具有不同 I/O 电压的三个器件

当低压器件不能承受前置器件的高压时,应对所有JTAG信号使用高速电压转换器。仿真器应用作除TDO以外的所有电压转换器的输入。不要级联电压转换器,因为这会增加传播延迟。图3显示了较低电压部分无法承受较高电压I/O的情况,因此每个信号都需要VT。

FPGA

图 3:三个具有不同 I/O 电压的器件,带有用于 JTAG 信号的电压转换器

如果只有一个器件不能承受前一个器件的I/O电压,则只需要该器件的电压转换器。例如,当JTAG链中的I/O电压为3.3 V、2.5 V和1.8 V时,1.8 V器件具有2.5 V容限I/O,因此2.5 V器件可以使用1.8 V信号。在图 4 中,2.5V 器件没有 3.3V 容限 I/O,但 1.8V 器件具有 2.5V 容限,因此 VT 仅用于 2.5V 部分。

FPGA

图 4:三个具有不同 I/O 电压的设备。1.8V 器件具有 2.5V 兼容 I/O

使用肖特基二极管代替电压转换器:

如果约0.4 V的压降足以将电压电平从较高电压调整到较低电压电平,则可以使用具有快速恢复时间的肖特基二极管代替电压转换器。安森美半导体的1SS383T1G肖特基二极管具有0.48 V的正向压降和25 pF的容性负载。Diodes Inc. 的 SD103ATW 是三个完全隔离的肖特基二极管,正向压降电压约为 0.3 V,容性负载为 50 pF,也可用于此应用。

审核编辑:郭婷

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分