复位电路那么多门道你知道多少1

复位电路概述

复位信号在数字电路里面的重要性仅次于时钟信号。对电路的复位往往是指对触发器的复位，也就是说电路的复位中的这个“电路”，往往是指触发器，这是需要注意的。

有的电路需要复位信号，就像是有的电路需要时钟信号那样，而有的电路是不需要复位信号的。

复位又分为同步复位和异步复位，这两种各有优缺点。

下面我们主要来说说复位信号的用途和不需要复位信号的情况。

(1)复位的目的

复位最基本的目的就是使电路(主要是触发器)进入一个能稳定操作的确定状态(主要是触发器在在某个确定的状态)，主要表现为下面两点:

①使电路在复位后从确定的初始状态运行:

● 上电的时候，为了避免上电后进入随机状态而使电路紊乱，这个时候你就需要上电复位了。

● 有时候，电路在某个状态下，你想或者别人要求你从电路的初始状态开始进行延时你的电路功能，这个时候你就要对你的电路进行复位，让它从最初的状态开始运行。

②使电路从错误状态回到可以控制的确定状态：

有的时候，你的电路发生了异常，比如说状态机跑飞了、系统供电炸了之类的，总之就是电路运行得不正常了，这个时候你就要对电路进行复位，让它从错误的状态回到一个正常的状态。

上面说的都是和实际电路有关的，下面我们就从电路仿真的角度看一下复位信号的重要性。

● 仿真的要求

复位信号在仿真里面主要是使电路仿真时具有可知的初始值:

在仿真的时候，信号在初始状态是未知状态(也就是所谓的x，不过对信号初始化之后的这种情况除外，因为仿真的时候对信号初始化就使信号有了初始值，这就不是x了)。

对于数据通路 (数字系统一般分为数据通路和控制通路，数据通路一般是对输入的数据进行处理，控制通路则是对运行的情况进行操作)，在实际电路中，只要输入是有效数据(开始的时候可能不是有效的)，输出后的状态也是确定的；在仿真的时候，也是输入数据有效了，输出也就确定了。也就是说，初始不定态对数据通路的影响不明显。

对于控制通路 ，在实际电路中，只要控制通路完备(比如说控制通路的状态机是完备的)，即使初始状态即使是不定态，在经过一定的循环后，还是能回到正确的状态上；然而在仿真的时候就不行了，仿真的时候由于初始状态为未知态，控制电路一开始就陷入了未知态;仿真跟实际电路不同，仿真是“串行”的，仿真时控制信号的初始不定态会导致后续的控制信号结果都是不定态，也就是说，初始的不定态对控制通道是致命的。

(2)不需要复位信号的一些情况

复位信号很重要，但是并不是每一部分的电路都需要复位电路，一方面是复位电路也消耗逻辑资源、占用芯片面积，另一方面是复位信号会增加电路设计的复杂性(比如要考虑复位的策略、复位的布局布线等等)。

当某个电路的输出在任何时刻都可以不受到复位信号的控制就有正确的值时，比如说数据通路中的对数据进行处理的部分。

在某些情况下，当流水线的寄存器(移位寄存触发器)在高速应用中时，应该去掉某些寄存器的复位信号以使设计达到更高的性能，因为带复位的触发器比不带复位的触发器更复杂，反应也更慢。

对复位信号/电路有一定的概念后， 下面我们就来说说复位的方式，也就是同步电路和异步电路以及它们的优缺点 。

同步复位

(1)同步复位电路

同步复位是指复位信号在时钟有效沿到来时才复位电路(主要是复位触发器)。

因此同步复位的复位信号受到时钟信号的控制。同步复位的触发器RTL代码和电路如下所示:

上面的电路在FPGA中容易综合得到；也有可能综合得到下面这样的电路：

　　　　　　　　　　　　　　　　　　　　　　

(2)同步复位的优点

①首先同步复位一般能确保电路是100%同步的，因为电路都是由同步时钟触发。

②同步复位会综合为更小的触发器（更小？？感觉有点不太对，可能FPGA跟ASIC不一样吧？）。从前面电路中我们也可以看到，复位电路仅仅是由一个普通的触发器和一个与门构成。

③由于同步复位仅仅发生在时钟的有效沿，当外部的复位信号有毛刺时，时钟可以当做过滤毛刺的手段，也就是说同步复位受到复位信号的毛刺影响小。

④当复位信号是由内部电路产生时，此时复位信号就有可能有毛刺，时钟就可以过滤毛刺。也就是说，可以在那些使用内部信号当做复位信号的设计中，使用同步复位。

(3)同步复位的缺点

①使用同步复位可能使综合工具无法分辨分辨复位信号和其他控制信号，导致进行复位的控制逻辑远离触发器(也就是说，并不是所以的ASIC库都有内置的同步复位逻辑，综合工具可能把符合逻辑综合到触发器自身之外)。

例如对于带同步复位和加载使能的触发器，代码如下所示：

　　　　　　　　　　　　

综合得到的电路图如下所示，左边是理想的电路，右边是可能综合出的电路:

这两个电路的功能完全一样，只不过右边电路的复位控制逻辑(即复位与门)在多路复用器之外，也就是远离了触发器。

解决方法就是：一方面这个只是综合工具的问题，一般综合工具会自动识别在敏感列表里面又在条件表达式信号中的第一个信号为复位信号；另一方面，可以在RTL代码编写的时候，加入相关的综合指令，让综合的时候把复位逻辑靠近触发器。

　　

②由于同步复位需要在时钟沿的触发下才能起作用，复位信号是以短脉冲的方式出现时，时钟沿就有可能错失这个复位信号，导致复位脉冲丢失，同步复位电路没有起到作用，时序图如下所示：

　　　　　　　　　　　　　　　　

解决办法 ：一方面，可以采用脉冲捕捉电路，这个电路在我的跨时钟域控制信号传输中有讲到。

另一方面，可以将复位信号进行脉冲扩展，维持足够长的时间，这个可以通过一个小的计数器实现，如下图所示:

　　　　　　　　　　　　　 　

③同步复位可能有组合逻辑延时，当复位逻辑距离触发器比较远时，这个时候就不能把触发器当做即时响应复位信号的触发器，而是有一定延时的触发器，这个时候就有了复位信号偏移的问题，关于复位信号偏移的描述，我们将在异步复位中进行描述。

解决方法 ：使用内置的同步复位触发器；综合的时候加入相关的综合指令，这个和①类似。

④我们前面说过，在由内部组合逻辑的产生复位信号的设计中，推荐使用同步复位。其实这也是有缺点的，这是因为这样产生复位信号的组合逻辑一方面在仿真的时候容易出现x态，另一方面在实际电路中，这样的复位信号容易被外部(多个)信号影响。

解决方法 ：不建议使用内部产生的复位信号；使用异步复位。

⑤门控时钟的同步复位可能无效：使用门控时钟的时候，由于复位信号依赖于时钟，在复位信号发出的时候，时钟可能关闭了。

这个时候就会导致实际的电路没有被复位，如下图所示：

解决方法 ：只能使用异步复位，并在时钟恢复前移除异步复位。

⑥总线设计中的同步复位问题:

在总线控制中，系统上电复位的时候，我们要求不同芯片之间的总线工作在合理的状态上(比如处于高阻态或者输出)；然而上电之后，由于系统时钟可能仍未正常工作，上电(同步)复位就可能无效，这个时候各个模块(芯片)就可能不会把总线接口设置为特定的状态，(当多个模块同时输出数据到总线上时)就可能导致电平冲突，严重的话会烧坏接口。

解决办法 ：为了防止芯片上电时内部总线出现竞争，有两种解决办法，一种是采用异步上电复位，如下图所示:

　　　　　　　　　　　

这个时候使用了异步复位，使能信号oe输出0，也就是有了初始的状态

另一种方法是使用复位信号能直接撤销三态使能的电路，如下所示:

　　　　　　　　

从电路图中可以看到复位信号一方面控制了复位逻辑，另一方面控制了三态的使能端;这种技术简化了复位-高阻这个条路径的时序分析。