国芯思辰｜基于京微齐力FPGA CME-M7A12N0F484的并口转串口设计

在电子系统中，处理器的IO口数量都比较有限，当需要和外部并行信号连接时就需要占用较多的IO口。FPGA作为灵活的数字电路，常常用作接口扩展或接口转换。

 

使用FPGA将外部并行信号转为串口再连接处理器，这样便可以大大节省处理器的IO口，使得处理器能实现更多功能，进一步提升性价比。下面使用京微齐力FPGA CME-M7A12N0F484来实现方案设计，便于参考：

 

 

 

 

方案框图

 

如图所示，其中京微齐力FPGA CME-M7A12N0F484实现了IO口接收并行数据，内部做并转串的逻辑功能以及数据缓存，均衡并行和串行的速率。京微齐力FPGA CME-M7A12N0F484的IO口数量为310个，因此可以接收位宽较大的总线，以及实现多通道并行数据接收，大大降低了处理器IO占用率。

 

CME-M7A12N0F484应用优势：

•ARM Cortex-M3 内核与大容量FPGA无缝结合；

•FPGA逻辑单元高达12K，逻辑性能达200MHz；

•ARM Cortex-M3内核最大频率300MHz；

•2个12位1MSPS ADC模块；

•最高达到310个有效用户I/O，丰富的I/O资源与封装，以硬核形式整合以太网、USB、CAN、DMA控制器以及DDR控制器等外设；

•高精度PLL 及时钟网络；

•灵活的DSP，内置48个18×18可串行乘法器以及算数逻辑单元(ALU)；

•做两层叠加实现DSP处理密集型应用；

•基于Efuse和SPI的保密机制；

•超高系统性价比

 

综上，京微齐力FPGA CME-M7A12N0F484可实现更高性能的并口转串口解决方案。

 

 

注：如涉及作品版权问题，请联系删除。