资料下载
×
PI6C5913004最低输出抖动缓冲器IC 确保40GE/100GE设计性能
消耗积分:0 |
格式:pdf |
大小:0.13 MB |
2023-07-25
梅利号
分享资料个
为什么降低抖动
高千兆位数据速率Serdes需要较低的抖动参考时钟，因为较高的数据速率的UI位周期更短。例如，1GE 数据速率允许 0.5UI 抖动，这意味着 400ps 的位周期。相同的 0.5UI 抖动在100GE数据速率下，数据速率转换为仅4ps，如图1所示缩短了100倍。Pericom的超低抖动156.25M XO 与 PI6C5913004 配对可提供 <=0.1ps 的最低抖动参考时钟，具有良好的裕量保证当今的 40GE/100GE 零误码率 （BER） 设计。相比之下，Broadcom 100GE PHY规范需要 0.3ps 抖动。
数字。1. 1GE到100GE数据位周期UI时间
由于100GE光模块的成本仍然很高，因此使用了四个25GE模块作为折衷方案。IEEE在四个波长25GE模块中指定了100GE标准的波长划分，相当于一个100GE模块如图2所示。PI6C5913004 是一款完美的解决方案，具有最低的附加抖动 2：4 时钟缓冲器 IC该设计采用16引脚TQFN，如图3所示。
数字。2. 156.25MHz时钟，用于100GE WD解决方案
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
