分享11种最佳高速PCB布线实践

1. 在地平面上走高速信号线

根据经验，在信号走线下方有一个地平面是最有益的。为获得最佳效果，设计人员应至少采用四层 PCB。四层 PCB 允许将内层之一用于完整的接地层。接地层是一片铜，形成 PCB 的其中一层，并覆盖 PCB 一层的整个区域。这可确保 PCB 中任意两个接地点之间的阻抗最小。永远不应通过在其中布线任何轨道来破坏该地平面。

当最靠近地平面的外层用于安装所有高速组件时，如使用微带线或共面走线的 RF 组件。另一侧用于安装不太重要的组件。第二个内层用于电源层。电源层尽可能大以降低阻抗。

图1：四层PCB结构

在成本最小化方面，双面 PCB 可能是正确的选择。实现这一点是相当困难的。当需要在同一区域内的 PCB 两侧布线时，不再保证良好的接地层。唯一的解决方案是在通过大量过孔互连的走线两侧实施接地层，如图 (2) 所示。

图 2：显示用于缝合接地层的过孔的 PCB

当地平面在顶层和底层之间共享时，设计双面 PCB 变得复杂。设计人员应确保在最关键的部分下至少有一个完整的地平面。顶部必须尽可能多地用于布线，底部有几条走线。需要大量互连通孔来互连顶部和底部接地。最重要的是，走线不应与两层板另一侧的高速走线交叉。

在危急情况下有时会实施分离地平面。例如，逻辑部分的地平面和模拟组件的地平面，连接在一个点上。

这个概念是为了减少模拟地平面中的噪声。可悲的是，准确地实现这样的想法是非常具有挑战性的。特别是，然后必须将所有从一个区域到另一个区域的走线完全排布在该互连点上方，如图 (3) 所示。如果不是，那么这些走线将充当天线，发送或接收杂散信号。在大多数情况下，只要元件放置在适当的接地部分，完整的单一接地比分离接地更可靠并且提供更好的结果。

图 3：返回电流回路

通常，避免分离接地平面，除非有特殊需要，例如降低强 ESD 风险和降低模拟接地噪声。

2. 通过在网格中放置过孔来避免平面隔断。

信号过孔会在电源层和接地层中产生空隙。过孔位置不当会产生平面区域，其中电流密度增加。这些区域称为热点。必须避免这些热点。最好的解决方案是将图 (4) 中所示的过孔放置在一个网格中，在过孔之间留出足够的空间供电源平面通过。根据经验，尽可能将过孔放置在相距 15 密耳的位置。

图 4：以网格模式布线过孔以避免热点

3. 在走高速信号线时保持 135⁰ 走线弯曲，而不是 90⁰。

在走高速信号线时，弯曲应该保持最小。如果需要弯曲，则应实施 135° 弯曲而不是 90°，如图（5，右侧）所示。在 90 度时，无法保证PCB 蚀刻的平滑度。此外，非常高速的锐边充当天线。

图 5：保持 135⁰ 弯曲而不是 90⁰。

为了实现特定的走线长度，需要如图 (6) 所示的蛇形走线。同一走线中相邻铜线之间的最小距离必须为走线宽度的 4 倍。每段弯曲应为走线宽度的 1.5 倍。CAD 工具中的大多数DRC不会检查这些最小距离，因为迹线是同一网络的一部分。

图 6：在弯曲处保持最小距离和线段长度。

4. 增加瓶颈区域外的信号之间的距离，以规避串扰。

走线之间应保持最小距离以最小化串扰。串扰水平取决于两条走线之间的长度和距离。在某些区域，走线的布线达到瓶颈，其中走线比预期的要近。在这种情况下，应该增加瓶颈外的信号之间的距离。即使满足最低要求，间距也可以进一步增加一点。

图 7：尽可能增加走线之间的间距。

5. 通过实施菊花链布线来保持信号完整性，避免长尾线走线。

长短线迹线可能充当天线，因此会增加符合EMC标准的问题。短线迹线还会产生反射，对信号完整性产生负面影响。高速信号上的上拉或下拉电阻器是常见的短截线来源。如果需要此类电阻器，则将信号路由为菊花链，如图 (8) 所示。

图 8：通过实施菊花链布线来避免短线走线。

6. 不要在差分对之间放置任何元件或过孔

当高速差分对彼此平行布线时，它们之间应保持恒定的距离。该距离有助于实现指定的差分阻抗。设计人员应尽量减少因焊盘入口而扩大指定间距的区域。差分对应该对称布线。

图 9：对称布线差分对并保持信号平行。

即使信号如图 (10) 所示对称布线，设计人员也不应在差分对之间放置任何组件或过孔。在差分对之间放置元件和过孔可能会导致 EMC 问题和阻抗不连续性。

图 10：不要在差分之间包含任何组件或过孔。

一些高速差分对需要串联耦合电容。这些电容器应对称放置。电容器和焊盘产生阻抗不连续性。0402 等尺寸的电容器比 0603 更可取。必须避免使用较大的封装，例如 0805 或 C-pack。阅读我们如何减少 PCB 布局中的寄生电容。

图 11：对称放置耦合电容器

由于过孔在阻抗中引入了巨大的不连续性，因此必须减少过孔的数量并且应该对称放置。

图 12：对称放置过孔。

在布线差分对时，两条走线应布线在同一层，以满足阻抗要求，如图 (13) 所示。此外，走线中应包含相同数量的过孔。

图 13：在同一层上布线对并放置相同数量的过孔。

7. 结合长度匹配以实现正负信号之间的紧密延迟偏斜。

高速接口对到达目的地的时间有额外的要求，称为不同走线和信号对之间的时钟偏差。例如，在高速并行总线中，所有数据信号都需要在一个时间段内到达，以满足接收器的建立和保持时间要求。PCB 设计人员应确保不超过允许的偏斜。为了达到这个要求，长度匹配是必要的。阅读我们关于 PCB 中信号传播延迟的文章。

差分对信号要求正负信号走线之间的延迟偏差非常小。因此，任何长度差异都应通过使用蛇纹石来补偿。蛇形走线的几何形状应仔细设计，如图 (14) 所示，以减少阻抗不连续性。

图 14：使用此推荐的蛇形走线几何形状。

设计人员应将蛇形走线放置在长度不匹配的根部。这确保了正负信号分量在连接上同步传播，如图 (15) 所示。

图 15：为源头的失配点添加长度校正。

弯曲通常是长度不匹配的根源。补偿应安装在非常靠近弯曲处，最大距离为 15mm，如下图 (16) 所示。

图 16：在靠近弯曲处放置长度补偿。

通常，两个弯曲相互补偿。如果弯曲小于 15 毫米，则不需要额外的蛇形补偿。信号不应异步穿越超过 15 毫米的距离。

图 17：弯曲可以相互补偿

差分对连接的每一段中的失配应单独匹配。在下图 (18) 中，过孔将差分对分成两段。此处需要单独补偿弯曲。这确保了正负信号通过过孔同步传播。DRC 会忽略此违规，因为它只检查整个连接的长度差异。

图 18：应在每个段中补偿长度差异。

PCB 的所有层中的信号速度并不相同。由于很难找出差异，因此如果需要匹配信号，最好在同一层上路由信号。

图 19：同一接口内的线对最好在同一层布线。

一些 CAD 工具还将焊盘内的走线长度考虑为其总长度。下图描述了从电气角度来看相似的两种布局。

在左边的图 (20) 中，电容焊盘内部的走线长度不同。即使信号不使用内部走线，一些 CAD 工具也将其视为长度计算的一部分，并显示正负信号之间的长度差异。为了尽量减少这种情况，请确保两个信号的焊盘入口相等。

同理，有些CAD工具在计算总长的时候也没有考虑过孔的长度。由于差分对在两条走线上应具有相同数量的过孔，因此误差不会影响长度匹配。但是，它会影响匹配两个差分对或并行总线匹配的计算。

图 20：注意一些 CAD 工具中遇到的长度计算问题。

差分对信号的非对称突破是首选，如图 (21) 所示，尽可能避免蛇形走线。

图 21：差分对的对称突破

如果焊盘之间有足够的空间，则可以为较短的走线添加小环路而不是蛇形走线。这通常优于蛇形迹线。

图 22：差分对的首选突破。

8. 不要在分裂平面上走线信号

错误的信号返回路径会导致噪声耦合和 EMI 问题。设计人员在路由信号时应始终考虑信号返回路径。电源轨和低速信号采用最短的返回电流路径，如图 (23) 所示。与此相反，高速信号的返回电流试图遵循信号路径。

图 23：在高速 PCB 中，返回电流尝试遵循信号路径。

信号不应通过分割平面布线，因为返回路径无法遵循信号轨迹。参见图 (24)。如果平面在接收器和源之间分开，则在其周围布设信号走线。如果信号的前向路径和返回路径分开，则它们之间的区域充当环形天线。

如果需要在两个不同的参考平面上路由信号，则应包含拼接电容器。拼接电容器使返回电流能够从一个参考平面传输到另一个参考平面。电容器应靠近信号路径放置，以便前向路径和返回路径之间的距离保持较小。一般拼接电容的值在10nF到100nF之间。

图 24：拼接电容器在分离平面上的放置。

一般来说，必须避免平面障碍物和平面槽。如果确实需要在此类障碍物上布线，则应使用拼接电容器，如图 (25) 所示。

图 25：在平面障碍物上布线时合并的拼接电容器。

设计人员在路由高速信号时应注意参考平面中的空隙（无铜区域）。如图 (25) 所示，将通孔靠在一起放置时会在参考平面中产生空隙。应通过确保通孔之间的足够间隔来避免大的空隙区域。最好放置较少的接地和电源过孔以减少过孔空隙。

图 26：避免通孔平面空隙。

应在信号的源和汇处考虑返回路径。在下图 (27) 中，左边的设计被认为是一个糟糕的设计。由于源侧只有一个接地过孔，因此返回电流无法按预期通过参考接地平面返回。返回路径是存在于顶层的接地连接。首要的问题是信号走线的阻抗是以接地层为参考计算的，而不是参考顶层的接地走线。因此，必须在信号的源端和接收端放置接地过孔。这允许返回电流返回接地平面，如右图 (27) 所示。

图 27：放置接地过孔时应考虑返回路径。

当电源平面被视为信号的参考时，信号应该能够通过电源平面传播回。信号在源极和漏极中以地为参考。要将参考切换到电源平面，应在接收器和源极处加入拼接电容器。

如果接收器和源使用相同的电源轨作为电源，那么如果旁路电容器放置在靠近信号开始/出口点的位置，则它们可以用作拼接电容器，如图 (28) 所示。拼接电容的理想值介于 10nF 和 100nF 之间。

图 28：使用电源层作为参考时使用拼接电容器

当差分信号切换一层时，参考地平面也将切换。因此，应在靠近层更改过孔的位置添加拼接过孔，如右侧图 (29) 所示。这允许返回电流改变接地层。在处理差分信号时，开关接地过孔应对称放置。

图 29：当信号改变接地参考时应使用拼接电容器

当信号切换到具有不同参考平面的不同层时，应实施拼接电容器。这允许返回电流通过拼接电容器从接地流到电源层，如右图 30 所示。此外，在考虑差分对时，拼接电容器的布局和布线应该是对称的。

图 30：当信号参考平面改变时加入拼接电容器。

设计人员不应在参考平面的边缘或靠近 PCB 边界的地方布线高速信号。这会对走线阻抗产生不利影响。

图 31：不应在平面和 PCB 边缘路由高速信号。

9. 分离模拟和数字接地层以降低噪声

定义单独的模拟和数字接地部分的方法可以很容易地在原理图中确定哪些组件和引脚应连接到数字接地以及哪些组件和引脚应连接到模拟接地部分。这些类型的设计可以通过放置两个不同的接地平面作为参考进行布线。两个平面应准确放置。数字和模拟组件应放置在相应部分的下方，如图（32，右）所示。

图 32：电源平面拆分需谨慎

混合信号电路需要在单点连接模拟地和数字地。在原理图中，始终建议在模拟和数字部分之间放置铁氧体磁珠或零欧姆电阻。数字和模拟地的合并应靠近集成电路放置。在具有分离平面的混合信号设计中，数字信号不应通过模拟接地层布线，模拟信号不应通过数字接地层布线。

图 33：数字信号不应穿过模拟地平面

10. 在模拟和数字接地之间虚拟地拆分布局。

在虚拟分离方法中，模拟地和数字地在原理图中没有分开。此外，两个接地域在布局中也没有电气隔离。有趣的是，布局实际上是分开的，即在模拟地和数字地之间绘制了一个假想的分离。应仔细考虑虚拟分割平面的正确一侧来放置组件。

图 34：使用虚拟平面拆分小心放置组件

在高速 PCB 布线过程中，设计人员应牢记两个接地域之间的虚拟线。数字和模拟信号走线都不允许穿过虚拟分割线。虚拟分割线不应具有复杂的形状，因为没有平面障碍物来保持模拟和数字返回电流的分离。

11. 如果元件的宽度接近走线宽度，则可以获得最佳的高速性能。

让我们了解我们最后的高速 PCB 布线技巧。电路板设计从原理图开始，特别是从元件的选择开始。表面贴装器件 (SMD) 是首选，因为更小的组件和更短的导线会导致更稳定的高速性能。

选择封装有时会变得棘手。一个有益的标准是查看为 50 欧姆阻抗计算的轨道宽度。如果组件的宽度接近轨道宽度，通常可以获得最佳的高速性能。这将降低走线和元件焊盘之间的阻抗匹配问题。

图 35：不同组件的走线宽度

通过选择封装尺寸与计算出的走线宽度几乎相同的组件，可以减少阻抗失配。应在原理图阶段规划测试点。

所有上述高速 PCB 布线实践都可以帮助设计人员制作出不仅能够实现高效设计而且便于制造的电路板。