热环路PCB ESR和ESL与去耦电容器位置的关系分析

PCB设计

2501人已加入

描述

  LTM4638 是一款集成的 20 V IN、15 A 降压转换器模块,采用微型 6.25 mm × 6.25 mm × 5.02 mm BGA 封装。它具有高功率密度、快速瞬态响应和高效率。该模块内部集成了一个小型高频陶瓷C IN,但受模块封装尺寸的限制,还不够。图 2 至图 4 显示了带有附加外部 C IN的演示板上的三种不同热环路。个是垂直热环路 1(图 2),其中 C IN1位于 μModule 调节器正下方的底层。

  

引脚

  图 2. 垂直热环路 1:(a) 顶视图和 (b) 侧视图。

  Module V IN和 GND BGA 引脚通过过孔直接连接到 C IN1 。这些连接提供了演示板上短的热环路路径。第二个热环路是垂直热环路 2(图 3),其中 C IN2仍然放置在底层,但移至 μModule 稳压器的侧面区域。

  

引脚

  图 3. 垂直热环路 2:(a) 俯视图和 (b) 侧视图。

  因此,额外的 PCB 走线被添加到热环路中,并且与垂直热环路 1 相比,预计会有更大的 ESL 和 ESR。第三个热环路选项是水平热环路(图 4),其中 C IN3放置在顶层靠近μModule调节器。

  

引脚

  图 4. 水平热环路:(a) 顶视图和 (b) 侧视图。

  Module V IN和 GND 引脚通过顶层铜连接到 C IN3 ,无需通过过孔。然而,顶层的 V IN 铜线宽度受到其他引脚排列的限制,导致环路阻抗比垂直热环路 1 有所增加。表 1 比较了 FastHenry 提取的热环路 PCB ESR 和ESL 。正如预期的那样,垂直热环 1 具有的 PCB ESR 和 ESL。

  表 1. 使用 FastHenry 提取不同热循环中的 PCB ESR 和 ESL

  

引脚

  为了通过实验验证不同热环路中的 ESR 和 ESL,我们测试了演示板在 12 V 至 1 V CCM 操作下的效率和 V IN AC 纹波。理论上,较低的 ESR 会带来较高的效率,较小的 ESL 会导致较高的 V SW振铃频率和较低的 V IN纹波幅度。图 5a 显示了测量的效率。垂直热环路 1 具有的效率,对应于的 ESR。水平热环路和垂直热环路1之间的损耗差异也是根据提取的ESR计算出来的,这与图5b所示的测试结果一致。图 5c 中的V IN HF 纹波波形是通过 C IN进行测试的。

  

引脚

  图 5. 演示板测试结果:(a) 效率,(b) 水平环路和垂直环路 1 之间的损耗差异,以及 (c) 在 15 A 输出下 M1 开启期间的 VIN 纹波。

  水平热环路具有更高的 V IN纹波幅度和更低的振铃频率,因此与垂直热环路 1 相比,验证了更高的环路 ESL。此外,由于环路 ESR 更高,水平热环路中的 V IN 纹波会衰减比垂直热环路 1 更快。此外,较低的 V IN纹波可降低 EMI,并允许使用更小的 EMI 滤波器尺寸。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分