×

一种用于SOC中快速乘法器的设计

消耗积分:0 | 格式:rar | 大小:234 | 2009-09-21

向日葵的花季

分享资料个

本文设计了适用于 SOC（System On Chip）的快速乘法器内核。通过增加一位符号位，可以支持24×24 无符号和有符号乘法。在乘法器的设计中，采用了改进的Booth 算法来减少部分积的数目，用压缩的Wallace Tree 结构将产生的部分积相加以减少关键路径的延时。该电路通过Hspice 仿真最大延迟达到9.32ns，从而获得较高的速度和性能。
下载并关注上传者 开通VIP，低至0.08元下载/次

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !