工业4.0/物联网引爆需求 隔离LVDS日趋重要

作者：Conal Watterson 新通讯 2016 年 9 月号 187 期《 技术前瞻 》

对处于严苛环境中的外部接口施予电流隔离，在安全性、功能性或是改善抗噪声能力方面而言是必要的。此包括了针对工业量测与控制所需数据搜集模块当中的模拟前端，以及处理节点之间的数字接口。

在过去，高达数Mbit/s的带宽已经足以应付转换器接口或是工业计算机背板，让光耦合器能够进行像是串行外围接口(SPI)或是RS-485通讯协议的隔离。数字隔离器已经改善了隔离接口的安全性、性能以及可靠度，并且提供整合式隔离与I/O。然而，工业4.0与物联网(IoT)这类的趋势需要以更高的速度与精密度进行更为普及的量测与控制，因而需要更广大的带宽。

电流隔离的需求也随之激增，因为有更多利用物理域进行的数字互动需要避免马达与电力系统、作业员、静电放电、以及像是雷击所造成之浪涌等外部因素所带来的影响。精密的量测可能也需要与噪声源—像是更为本地化的微型电力电路与高速数字处理等隔离。

低电压差动讯号传输(LVDS)是一种在更高性能转换器与高带宽现场可编程门阵列(FPGA)或是特定应用集成电路(ASIC)I/O中常用的高速界面。差动讯号传输具有对于外部电磁波干扰(EMI)(因为反相与同相讯号之间的交互耦合所致)的高抗扰能力，同时也相对应的可以将任何因为LVDS讯号传输所造成的EMI最小化。在LVDS界面上增加隔离可以提供一个能够插入使用于高速与精密量测以及控制应用装置之现有讯号链当中的透明解决方案。

支持高频隔离　变压/电容器离散式方案出击
标准数字隔离器相较于光耦合器，能够为转换器与处理器接口的电流隔离维持更快速、耐用而且更为可靠的分辨率。然而，用以支持高速或是精密转换器的典型LVDS数据速率为数百Mbit/s，但最快速的标准数字隔离器能够支持高达150Mbit/s。

为了要支持更高带宽中的隔离，当前的系统设计者已经转向客制化设计密集的解决方案，像是反串行化或是利用变压器或电容器的离散式解决方案。

这些方案会增加成本与设计时间，以反串行化而言可能甚至需要外加一组简单FPGA，却只是为了要因应该功能而已。变压器与电容器需要对LVDS讯号加以谨慎的讯号调节，此将会造成需要AC平衡编码的应用装置与指定数据速率的解决方案。进一步的解决方案是使用光纤通信链接，但比较适用于数个Gigabit的需求，此乃是因为其成本与更高的复杂度所导致。图1中所示为在高速下隔离选项的频谱，以价值主张(依据设计与成本的强弱而定)相对于执行方案最大速度所绘制。

图1　隔离器实现方案的价值主张VS隔离器速度。

相较之下(如图2所示)，已有业者推出相关解决方案，例如亚德诺(ADI)已经发表了一系列插入式LVDS隔离器家族：ADN4650/ADN4651/ADN4652，使用了针对高达600Mbit/s作业而加强的iCoupler技术。除了TIA/EIA-644-A LVDS兼容I/O之外，其完整的隔离器讯号链是完全差动的，此将可以实现高抗扰能力以及低发射的解决方案。提供两组隔离式LVDS通道，一组发射一组接收(ADN4651，或是反之亦然的ADN4652)或是两组发射或接收(ADN4650)。内部的高速电路是以2.5V运作的(此可能不会以电力轨的形式出现在工业系统中)，因此提供了如图3所示之内部的低压差调整器(LDOs)，以便在即使是使用3.3V电源供电的情况下实现单一广体小外型集成电路(SOIC)的解决方案。

图2　ADN4651 600 Mbps LVDS隔离器的方块图。

为了要保证这些LVDS隔离器能够插入转换器至处理器的接口当中，或是以高达600Mbit/s运作的处理器间连结，ADN465x家族有着具有超低抖动的精密时序。这点相当重要，因为在600Mbit/s下，单位间隔(UI，例如位时间)只有1.6ns，因此任何边缘上的抖动都仍然必须要对接收组件提供足够的时间去对位进行取样。ADN465x系列的典型总抖动是70ps，或是在600Mbit/s下小于5% UI，假设位误差率为1×10-12。

用差动探针量测LVDS讯号实现抖动量化
检视抖动的最基本方法就是以差动探针去量测LVDS讯号对，并且在上升缘与下降缘触发，示波器设定在无限存留。此意味着高至低以及低至高的转变期会相互迭加，进而实现交叉点的量测。交叉的宽度会与峰值对峰值抖动或是截至目前所测得时间间隔误差(TIE)相关(相较于图3中所示的眼图与直方图)。有一些抖动是因为随机来源(像是热量噪声)所导致，而且此随机抖动(RJ)意味着示波器上所看到的峰值对峰值抖动会受到运作时间的限制；直方图中的尾巴会随着运作时间的增加而升高。

相对的，确定性抖动(DJ)的来源是有界限的，像是因为脉冲扭曲所导致的抖动、数据速率相关抖动(DDJ)、以及码际干扰(ISI)等。脉冲扭曲会因为高至低与低至高传播延迟之间的差异而出现。此可以藉由像是处于0V的偏移交叉而予以可视化，两个边缘是个别分开的(很容易透过图3中直方图内的分隔看出来)。DDJ会因为作业频率中传播延迟内的差异而出现，而ISI的出现则是因为前一转变频率对于目前转变(边缘时序在一连串的1秒或0秒vs. 1010图样之后通常会有所差异)的影响所造成的。

为了要完整地估算特定误差率之下的总抖动(TJ@BER)，RJ与DJ可以依据由量测得来符合TIE分布的模型加以计算。此类模型的其中一种就是双重Dirac模型—采用以双重Dirac积分函数(对应于确定性抖动之两组Dirac积分函数间的分隔)缠绕之高斯随机分布的假设。对于具有明显确定性抖动的TIE分布而言，该分布在视觉上会近似于此模型。有一项困难点是某些确定性抖动会对高斯元素带来影响，亦即双重Dirac可能低估确定性抖动以及高估随机抖动。然而，两者加以结合仍将可以实现在特定位错误率下总抖动的精确估算。

RJ被指定为高斯分布模型中的单一Sigma Rms值，用以推断更长的运作长度(低BERs)，我们只要简单的选择适当的多重Sigma，使其远离分布的尾端(1×10-12位误差需要14 Sigma)即可。接着DJ会被加入，藉以提供TJ@BER的估算。对于单一讯号链中的多重组件，与其增加会导致高估抖动的多重TJ值，不如使用RJ值能够以几何方式加总以及DJ值能够以代数方式加总，此将可以针对完整的讯号链获得更为合理的完整TJ@BER估计。

RJ、DJ以及TJ@BER全都是分别针对ADN4651所指定的，依据多重单元之统计分析为基础分别提供其最大值，藉以确保这些抖动值在电源供应、温度与处理过程都能维持。

图3　ADN 4651的眼图与直方图

不同LVDS接口要如何仰赖精密数据转变？
典型的接收器可以容许10％或是20％的抖动UI，因此举例来说，利用ADN465x隔离外部LVDS端口将可以使工业计算机背板安全地在PLC与I/O模块间的缆在线延伸。

最大的缆线距离将会依据可容许数据速率、缆线建构以及连接器类型而定，但是在使用高速连接器与适当的双绞屏蔽线的较低数据速率状况下，像是200Mbit/s，数公尺的缆线长度是有可能实现的。

模拟数字转换器(ADC)接口通常会以LVDS使用讯号源同步数据发射。此意味着LVDS频率会以一或是多数据位串流的并联方式在LVDS通道中发送。这将会由ADN4650的信道对信道以及组件对组件的扭曲所促成，其分别为300ps与500ps。这些扭曲值指定了在多重通道中高至低(或是低至高)传播延迟间的最大差异，因为在统计学上对于所有的ADN4650组件在供电、温度以及处理过程等方面是有所保证的。在对上升和下降频率边缘的数据以双倍数据速率(DDR)进行频率化时(就像某些转换器会用来提高输出带宽一样)，小于等于100ps的低脉冲扭曲是允许频率同步化的。

ADC取样频率可能需要加以隔离，以便将使用外部频率讯号源的模拟前端成功地加以完全隔离。举例来说，一组多重数据搜集信道会同时予以频率化。这将会为任何一种隔离器带来挑战，因为任何的频率上的抖动都会直接增加到孔径抖动当中，进而降低了量测的品质。一般对于频率讯号源、使用于频率分配的LVDS讯号链组件例如扇出缓冲器，通常都会将此抖动设定为附加相位抖动。此意味着输入频率的相位噪声会以整合在相关范围频率中的差异(一般为12kHz至20MHz)与输出频率的相位噪声比较其差异。

ADN465x家族基本上属于具有整合式隔离的LVDS缓冲器，因此对于ADC取样影响的分析而言，相同的观点也是有用的。透过使用ADN465x时确保只有376fs的典型附加相位抖动，想要在增加电流隔离状态下(特别是当增加隔离可能会将噪声从处理器端的数字电路移除)维持原始量测质量是可能实现的。

在取样频率被隔离的状态下，600Mbit/s的无误差发射(与300MHz频率同步化)以及完整的ADC性能与分辨率已经透过在参考电路CN-0388中的AD7960—18位、5MSPS、SAR ADC(如图4中所示)加以验证。既有的ADC评估平台采用能够透明的隔离模拟前端的插入器将其隔离在ADC电路板与高速SDP-H1评估平台之间。软件没有更动，而利用精密模拟讯号源对数据手册规格所进行的评估可以确认其具有与非隔离平台相同的性能。

图4　使用于AD 7960与SDP-H1的ADN 4651隔离电路

其他LVDS隔离方案
隔离式模拟前端或是隔离式工业计算机背板是用来展示隔离LVDS相当有用的两种应用范例，但是还有许多其它适合此技术的应用。送到平板显示器的视频信号通常会使用LVDS讯号，而HDMI讯号的发送则使用类似的差动讯号发送共模逻辑(CML)。通常这些不需要隔离，但是对于某些像是医疗成像或是工业PC中的外部显示端口的应用而言，电流隔离可以分别保护人体或是设备。