关于赛灵思系统产生器简化无线系统设计的分析和介绍

FPGA/ASIC技术

192人已加入

描述

赛灵思(Xilinx)近期宣布推出高阶设计工具2015.3版DSP系统产生器(System Generator),可让系统工程师运用Xilinx All Programmable组件设计高效能DSP系统。

据悉,算法开发人员可透过新版系统产生器在其熟悉的MATLAB及Simulink模型设计环境中建置可量产的DSP,且该全新设计方法可大幅加速设计时间。最新版本系统产生器可提供更高阶的设计抽象层,并可透过新的模块组合、更快的仿真及编译作业时间,将无线电算法的设计生产力提升7倍。

新版系统产生器与Vivado设计套件并用,可让系统设计人员透过HDL Coder与系统产生器模块架构层的互操作性产生更高阶的设计抽象层。这种方法可允许高阶和目标优化程序代码的灵活组合达到较好的系统建置。

全新的流程亦能在系统产生器内提供可重复使用的数据路径建置方法,其中系统产生器很容易与内建JESD204 和CPRI接口,以及减少波峰因子(Crest Factor Reduction, CFR)等无线电IP的各种系统芯片(SoC)平台产生连结。

此外,开发人员透过新版系统产生器的波型查看器,可在多个频率领域进行模块的交叉测试。此全新的交互式交叉测试方法可加速探索设计概念和完成原型测试与设计;且全新版本系统产生器亦加强硬件协同仿真功能,让验证运作时间加快45倍。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分