×

基于Vivado将verilog代码封装成IP的步骤

消耗积分:0 | 格式:rar | 大小:0.1 MB | 2017-09-15

分享资料个

　　Xilinx的Vivado采用原理图的设计方式，比较直观适合大型项目，我们自己的code都需要封装成user IP。这里主要介绍怎么把多个关联管脚合并成类似bus的大端口。

基于Vivado将verilog代码封装成IP的步骤

下载并关注上传者 开通VIP，低至0.08元下载/次

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(1)
发评论
ljjshuishou 2017-09-26
0 回复 举报
很好 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !