×

FPGA与高速ADC和DAC的配合使用方法

消耗积分:0 | 格式:rar | 大小:0.2 MB | 2017-10-18

分享资料个

  许多数字处理系统都会使用FPGA,原因是FPGA 有大量的专用DSP 以及block RAM资源,可以用于实现并行和流水线算法。因此,通常情况下,FPGA 都要和高性能的ADC和DAC 进行接[ ],比如e2v EV10AQ190 低功耗四通道10-bit 1.25 Gsps ADC 和EV12DS130A 内建4/2:1MUX 的低功耗12-bit 3 Gsps DAC。通常情况下,这些转换器的采样率都达到了GHZ 的级别。对。工程师团队来说,除了混合信号电!路板布局之外,理解和使用这些高性能的设备也是一个挑战。

  这些e2v 数据转换器具有带宽宽、性能好的特点-数据手册。上通常称为模拟全功率带宽-即使是在高奈奎斯特区。(这种能力是不多见的。) 正是因为有着优异的转换性能,柯可以使用直接上转换和下转换,这样可以减少部件数量、降低功耗以及节省成本。

  在高频时,奈奎斯特采样率(每个周期两次采样) 是无法维持的。一个例子就是使用一个2.5GHZ 采样率的ADC 去采样一个3GHZ 全功率带宽的模拟输入。根据奈奎斯特准则,高于1.25GHZ 的信号将会被混叠回第一奈奎斯特区,这些混叠图像是基础信号的谐波分量,因此和非混叠信号一样,包含了同样的信息。

FPGA与高速ADC和DAC的配合使用方法

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !