资料下载
×
DSP数字音频均衡器的硬件设计方案
消耗积分:1 |
格式:rar |
大小:0.3 MB |
2017-10-20
分享资料个
均衡器是一种可以分别凋节各种频率成分电信号放大龟的电子设备，通过调节音频均衡器的参数，可以补偿扬声器和声场的缺陷，起到补偿和修饰各种声源的作用。
分立器件与运放构建的模拟电感音频均衡器，因受分立器件本身性能的影响，存在许多不利因素，使该音频均衡器在竞争中处于劣势。提出了在ADSP—BF533硬件系统上设计数字音频均衡器的方法。谱分析算法采用FFT，其程序设计可以调用DSP的实时信号处理库函数。均衡器的设计算法采用FIR滤波器的设计方法，FIR滤波器具有严格的线性相位，均衡后的音频不会产生相位失真。系统相对于模拟音频均衡器有较大的优越性，设计灵活、运算精度高、处理速度快、满足实时信号处理的要求。
1 数字音频均衡器的硬件设计
硬件平台以ADSP—BF533（DSP）作为数字信号处理核心，AD1836A作为音频采集和播放单元，LCD显示模块和按键实现人界交互。系统原理如图1所示。
模拟音频信号经AD1836A模数转换，南DSP数字均衡后再传送给AD1836A进行数模转换，以实现音频信号的均衡。用户可以通过LCD显示模块和按键来改变DSP中的软件处理流程或参数，完成对数字音频均衡器的控制。
1．1 主处理器ADSP-BF533
ADSP—BF533处理器是ADSP Blackfin系列的成员，其结构采用了微信号结构（Micro Signal Architecture），具备简洁的RISC指令集结构。内部指令处理采用流水线技术，并集成乘累加单元（MAC）和算术逻辑单元（ALU），其最高核频率可达600 MHz。
BF533集成了丰富的外设接口，在数字音频均衡器中使用SPORT0完成数字音频的数据传输，使用SPI来配置AD1836A的工作模式，并用可编程标志（PF）与LCD、按键进行连接。
1．2 音频编码器AD1836A
AD1836A是一个高性能的单片编码器，能够提供3个立体声的DAC和2个立体声的ADC。DSP通过SPI将AD1836A配置采样率为48 kHz，数据字宽为24位的音频编码器，并通过SPORT和AD1836A进行数据的传输，其串行数据端口可以采用流行的I2S串行模式。
1．3 LCD显示模块设计
LCD选用MSP-G240128DYSY的点阵式液晶显示模块，该液晶显示模块的驱动控制系统由液晶显示控制器T6963C及其外围电路、行驱动器组、列驱动器组和液晶驱动偏电压电路组成。BF533通过PF接口实现对T6963C8位数据总线和控制线的读写。其中使用PF0～PF7为数据线，PF12～PF14为控制线，图2给出了BF533和LCD的接口方式。
分立器件与运放构建的模拟电感音频均衡器，因受分立器件本身性能的影响，存在许多不利因素，使该音频均衡器在竞争中处于劣势。提出了在ADSP—BF533硬件系统上设计数字音频均衡器的方法。谱分析算法采用FFT，其程序设计可以调用DSP的实时信号处理库函数。均衡器的设计算法采用FIR滤波器的设计方法，FIR滤波器具有严格的线性相位，均衡后的音频不会产生相位失真。系统相对于模拟音频均衡器有较大的优越性，设计灵活、运算精度高、处理速度快、满足实时信号处理的要求。
1 数字音频均衡器的硬件设计
硬件平台以ADSP—BF533（DSP）作为数字信号处理核心，AD1836A作为音频采集和播放单元，LCD显示模块和按键实现人界交互。系统原理如图1所示。
模拟音频信号经AD1836A模数转换，南DSP数字均衡后再传送给AD1836A进行数模转换，以实现音频信号的均衡。用户可以通过LCD显示模块和按键来改变DSP中的软件处理流程或参数，完成对数字音频均衡器的控制。
1．1 主处理器ADSP-BF533
ADSP—BF533处理器是ADSP Blackfin系列的成员，其结构采用了微信号结构（Micro Signal Architecture），具备简洁的RISC指令集结构。内部指令处理采用流水线技术，并集成乘累加单元（MAC）和算术逻辑单元（ALU），其最高核频率可达600 MHz。
BF533集成了丰富的外设接口，在数字音频均衡器中使用SPORT0完成数字音频的数据传输，使用SPI来配置AD1836A的工作模式，并用可编程标志（PF）与LCD、按键进行连接。
1．2 音频编码器AD1836A
AD1836A是一个高性能的单片编码器，能够提供3个立体声的DAC和2个立体声的ADC。DSP通过SPI将AD1836A配置采样率为48 kHz，数据字宽为24位的音频编码器，并通过SPORT和AD1836A进行数据的传输，其串行数据端口可以采用流行的I2S串行模式。
1．3 LCD显示模块设计
LCD选用MSP-G240128DYSY的点阵式液晶显示模块，该液晶显示模块的驱动控制系统由液晶显示控制器T6963C及其外围电路、行驱动器组、列驱动器组和液晶驱动偏电压电路组成。BF533通过PF接口实现对T6963C8位数据总线和控制线的读写。其中使用PF0～PF7为数据线，PF12～PF14为控制线，图2给出了BF533和LCD的接口方式。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
