资料下载
×
典型时序电路与门控时钟在时序电路中的应用设计
消耗积分:0 |
格式:rar |
大小:0.3 MB |
2017-10-25
分享资料个
在传统设计中，所有计算机运算（算法逻辑和存储进程） 都参考时钟同步执行，时钟增加了设计中的时序电路数量。在这个电池供电设备大行其道的移动时代，为了节省每一毫瓦（mW） 的功耗，厂商间展开了残酷的竞争，因此将电路分成多个电源域并根据要求关闭它们，并且在设计每个时序电路的同时节省功耗，这两点至关重要。时序电路（如计数器和寄存器） 在现代设计中无处不在。本文以约翰逊计数器为例介绍了如何采用有效门控时钟来设计高能效的时序电路。
约翰逊计数器系统，可同步提供多种特殊类型的数据序列，这对于大多数重要应用（如D/A 转换器、FSM 和时钟分频器） 来说至关重要。为支持不同频率（从MHZ 到GHz） 的模块，越来越多的IP 集成到片上系统，因此，设计中在不同层级实施了许多可支持多个分频因子的时钟分频器。本文中，我们介绍了一款节能设计，即用带有门控时钟的多级可编程约翰逊计数器系统来取代多个时钟分频器，该计数器可提供8 至任何偶数值（在本文中为38） 的时钟分频因子。下面，我们将探讨实施细节和该技术的优劣。
典型时序电路
图1给出的是一款传统4 位上升沿约翰逊计数器。约翰逊计数器只不过是修改过的移位寄存器，其最后一个D 触发器的反相输出作为第一个D 触发器的输入。所有其他触发器将接收上一个触发器所提供的输出。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
