FPGA模块里的Xilinx Vivado选项页包括哪些项目

通过下列两种方式可显示该页面：

右键单击项目浏览器窗口中FPGA终端下的程序生成规范，从快捷菜单中选择新建»编译，打开编译属性对话框。在类别列表中选择Xilinx选项，可显示该页。

如FPGA程序生成规范已存在，右键单击程序生成规范，从快捷菜单中选择属性显示编译属性对话框。在类别列表中选择Xilinx选项，可显示该页。

注： 并非全部FPGA终端均支持Xilinx选项页。如终端不支持该页面，其不会显示在类别列表中。此外，根据用户使用终端，其中可能包含Xilinx选项页(ISE)（编译属性对话框）。

该页用于定义编译FPGA VI时所用的Xilinx Vivado选项。用户可指定的选项随FPGA终端变化。

通常无需调整该页的选项，除非FPGA VI编译失败。使用编译状态窗口中的信息确定该页的哪个选项可能有助于FPGA VI成功编译。

该页包含以下部分：

实现策略—指定应用程序的Xilinx选项。可选择预设配置优化性能、优化设计区域、优化功耗、优化芯片的设计繁忙及缩短编译时间。通过忽略设计策略中的选项可创建自定义配置。

默认

—配置Xilinx编译器使用Xilinx默认的实现策略。

优化性能

—选择最大化FPGA应用定时性能的选项。

优化区域

—选择可降低FPGA片上LUT计数的选项。

优化功耗

—选择可优化FPGA片功耗的选项。

优化繁忙

—选择可最小化FPGA芯片设计繁忙的选项。

缩短编译时间

—选择通过减少Xilinx编译器映射最小化编译时间的选项。

自定义

—指示选项可能与预设置配置不匹配。

设计优化指令—指定Xilinx编译器优化FPGA设计的方法。该选项仅当用户在实现策略中选择自定义选项时可用。

可选择下列指令：Default、Explore、Explore area、Explore sequential area、Add re-map或Run-time optimized。

布局指令—指定Xilinx编译器在芯片上布局FPGA设计的方法。该选项仅当用户在实现策略中选择自定义选项时可用。
可选择下列指令：Default、Explore、Wire-length-driven block placement、Late block placement、Extra net delay (high)、Extra net delay (medium)、Extra net delay (low)、Spread logic (high)、Spread logic (medium)、Spread logic (low)、Extra post-placement optimization、Extra timing optimization (SSI)、Spread SSLs (SSI)、Balance SSLs (SSI)、Balance SLRs (SSI)、High utilization SLRs (SSI)、Run-time optimized或Quick。

物理设计优化指令—指定Xilinx编译器在芯片上优化FPGA设计的方法。该选项仅当用户在实现策略中选择自定义选项时可用。
可选择下列指令：Default、Explore、Explore with hold violation fixing、Aggressively explore、Alternate replication、Aggressive fan-out optimization、Alternate delay modeling、Add register re-timing或Not enabled。

布线指令—指定Xilinx编译器在芯片上布线FPGA设计的方法。该选项仅当用户在实现策略中选择自定义选项时可用。
可选择下列指令：Default、Explore、No timing relaxation、More global iterations、Higher delay cost、Advanced skew modeling或Run-time optimized。

运行功耗优化？—指定Xilinx编译器添加功耗优化，以降低功耗。默认情况下，仅当用户在实现策略中选择优化功耗时，该复选框显示为已勾选。

使用多线程生成（如可用）—指定使用多线程的Xilinx编译器（如多线程可用）。该复选框默认为已勾选。
 

使用推荐设置—指定Xilinx编译器使用终端提供的选项。该复选框默认为已勾选。勾选该复选框可自定义该页的Xilinx选项。

设计策略—指定应用程序的Xilinx选项。可选择预设配置最小化编译时间、最大化定时性能或优化设计区域。通过忽略设计策略中的选项可创建自定义配置。

平衡－选择能够平衡编译时间和Xilinx编译器用于满足FPGA应用定时和设计需求工作的选项。

最短编译时间－选择通过减少Xilinx编译器映射工作最小化编译时间的选项。

定时性能－选择最大化FPGA应用定时性能的选项。

区域－选择优化FPGA上使用区域的选项。

自定义－指示选项可能与任意预设置的配置均不匹配。

综合优化目标—指定Xilinx编译器的综合优化目标。综合为Xilinx编译过程的组成部分，用于创建来自FPGA VI设计的逻辑门。

速度—配置Xilinx编译器减少设计实现中的逻辑层次。

区域—配置Xilinx编译器最小化设计实现中的逻辑总量。

综合优化的程度—指定Xilinx编译器在综合过程中的使用程度。使用程度是指相对值，非绝对值。

法线—配置Xilinx编译器使用最小化和代数分解算法对设计进行优化。

高—配置Xilinx编译器为特定的FPGA架构进行优化。指定最高综合优化努力程度，可使Xilinx编译器通过尝试多种优化算法确定适用于终端架构的最佳结果，使Xilinx编译器的编译时间增加。

映射整体的使用程度—指定 Xilinx编译器映射FPGA VI至FPGA的使用程度。使用程度是指相对值，非绝对值。

默认的Xilinx设置—将Xilinx编译器配置为使用Xilinx默认映射的使用程度。

标准—配置Xilinx服务器标准使用程度。

高—配置Xilinx编译器在编译FPGA VI时使用最高的工作程度。最高工作程度比其它工作程度需要更多编译时间。

放置和连线的整体使用程度—指定Xilinx编译器在FPGA上放置逻辑块和连线组合路径的使用程度。使用程度是指相对值，非绝对值。

标准—配置Xilinx服务器标准使用程度。

高—配置Xilinx编译器在编译FPGA VI时使用最高的工作程度。最高工作程度比其它工作程度需要更多编译时间。

将随机值用于布局器运行开销表—指定用于Xilinx工具的布局布线进程的布局器运行开销表属性的随机值。启用该复选框不会初始化代码生成，但会影响性能和设备使用。