VHDL硬件描述语言的学习

　　在小规模数字集成电路就要淘汰的今天，作为一个电类专业的毕业生应该熟悉VHDL语言和CPLD、FPGA器件的设计，阎石教授新编写的教材也加入了VHDL语言方面的内容，可见使用VHDL语言将数字系统集成到一块集成电路中是现在数字电子技术教学的重要内容。

　　要让同学学会VHDL，教师首先应该自己先学会，但是学习VHDL语言需要能提供文件输入，逻辑综合、编译和仿真的语言环境，现在向各位推荐一个语言环境—ALTERA公司的Max+plusⅡ软件，该软件可以以图形方式、文本方式和波形方式输入数字电路设计文件，其中文本方式支持VHDL、AHDL和VERILOG硬件描述语言，该软件中有多个元件库（全系列TTL，宏功能，巨功能库），可以指定MAX7000和10K10系列的两个ALTERA器件、器件管脚和逻辑综合方式等等，经过编译形成的下载文件可以通过编程硬件对器件进行编程，该软件可以进行错误定位和设计规则检查，该功能使设计更加简单易行。

　　该软件支持VHDL，87和93两个版本，并具备有全部VHDL支持库。

　　该软件可以帮助学习使用ALTERA公司CPLD产品，ALTERA公司CPLD产品代表着PLD的发展方向，与XILINX公司的FPGA产品水平互见高低，尤其是该公司的AHDL语言使设计数字系统更加容易。

　　该软件是该软件系列中的7.2学生版（目前工业版是8.0，售价2000元，只能一个用户使用），已经被解密，因而可以容易的安装到任何计算机上使用，这一点特别适用于教学。

　　该软件可以完成输入设计文件、指定器件和管脚、编译，仿真和下载（需要硬件）全过程。若无硬件除下载不能进行外，其它步骤都可以进行，可见对于教学使用是非常好的一个软件。

　　该软件由WINDOWS 95平台支持，占硬盘空间60兆左右，菜单精练，使用简便，实在是一个不可多锝的学习VHDL语言的环境。

　　为方便各位老师使用该软件，为软件编写了配套教材《数字系统设计》，该教材共170页，其中包含VHDL语言、CPLD介绍、AHDL语言和Max+plusⅡ软件四部分，教材中有大量的有关VHDL、AHDL语言使用的例题，特别是一步一步学习软件、使用VHDL、AHDL语言的例题可以帮助您达到事半功倍的学习效果。