基于锁相环频率合成器的关于合成器的简要概述

电子发烧友网工程师 发表于 2018-06-01 08:27:00 收藏 已收藏
赞(0) •  评论(0

基于锁相环频率合成器的关于合成器的简要概述

电子发烧友网工程师 发表于 2018-06-01 08:27:00

频率合成器是现代无线通信设备中一个重要的组成部分,直接影响着无线通信设备的性能。频率合成技术历经了早期的直接合成技术(DS)和锁相合成技术(PLL),发展到如今的直接数字合成技术(DDS)。直接数字合成技术具有分辨率高,转换速度快,相位噪声低等优点,在无线通信中发挥着越来越重要的作用。随着大规模集成电路的发展,利用锁相环频率合成技术研制出了很多频率合成集成电路。频率合成器是电子系统的心脏,是决定电子系统性能的关键设备,随着通信 、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展,对频率合成器提出了越来越高的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换,产生同样高稳定度和精确度的大量离散频率的技术。频率合成理论自20世纪30年代提出以来,已取得了迅速的发展,逐渐形成了目前的4种技术:直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。

本文是以如何设计一个锁相环频率合成器为重点,对频率合成器做了一下概述,主要介绍了锁相环这一部分,同时也对锁相环频率合成器的设计及调试等方面进行了阐述。

1总体方案设计

实现频率合成的方法有多种,可用直接合成,锁相环式,而锁相环式的实现方法又有多种,例如可变晶振,也可变分频系数M,还可以用单片机来实现等等。下面列出了几种用锁相法实现频率合成的方案。

1.1方案一

基于锁相环频率合成器的关于合成器的简要概述

图1.1 方案一原理框图

如图2.1所示,在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。高稳定度的参考振荡器信号fR经R次分频后,得到频率为fr的参考脉冲信号。同时,压控振荡器的输出经N次分频后,得到频率为fd的脉冲信号,两个脉冲信号在鉴频鉴相器进行频率或相位比较。当环路处于锁定状态时,输出信号频率:fo=N*fd。只要改变分频比N,即可实现输出不同频率的fo,从而实现由fr合成fo的目的。其输出频率点间隔Δf=fr。

1.2方案二

基于锁相环频率合成器的关于合成器的简要概述

图1.2 方案二原理框图

如图2.2所示,首先由晶体振荡器产生20KHZ的频率,即fi为20KHZ。按键1按下时,分频比M为1,N的值通过单片机编程预置,并可通过“N加1键”和“N减1键”作相应改变。然后经单片机的I/O口输出作为1~N分频电路的数据输入。再经过锁相环CC4046,因此可实现输出频率从20K~200KHZ,频率间隔为20KHZ。M和N的值确定后,由公式f0=fi*N/M可计算出产生频率的具体值。经软件编程计算后由单片机输出显示。同理,当按键2按下时,由于晶振产生的信号经过了十分频,M为10。当按键3按下时,M为100,其余部分不变。通过改变M的值实现了三个不同的频段和频率间隔。

1.3方案三

如图2.3所示,首先由三个晶体振荡器分别产生20KHZ,2KHZ和200HZ的频率,然后通过三个按键选择频率通断,被选择的频率送入锁相环输入端作为基准频率。由此实现频段的选择。由1~N分频电路实现不同的频率间隔。可用一个十进制可逆计数器实现1~N分频电路的数据预置。从锁相环输出的频率经数字频率计测频后由LED显示。

基于锁相环频率合成器的关于合成器的简要概述

图1.3 方案三原理框图

1.4方案比较

上面三个方案都是锁相式频率合成器,本质上相同。只是实现方法上有差别。方案一采用变模分频来实现频率合成。方案二用一个晶振经两次分频分别作为锁相环的输入信号。方案三用了三个晶振。方案一从整体上看流程简单明了,思路清晰,实现起来比较简单。方案二用了单片机完成N分频电路数据输入和最后频率的换算,并送至LED作显示。方案三没有使用单片机,采用十进制可逆计数器实现1~N分频电路的数据预置。最后用了测频电路将产生的频率输出显示。比较之下,方案一的电路较简单,容易实现。方案三是直接式频率合成器。直接模拟频率合成器容易产生过多的杂散分量以及设备量大因而体积大,价格昂贵不便于集成化是其主要缺点。优点是频率捷变速度快,相位噪声低。

1.5方案选择

经过对三个方案从各方面的比较,我选择了第一种方案。原因是方案一相对其它两个方案较简单,容易实现。方案二加入了单片机模块,但一旦使用单片机就对整个电路的系统协调能力要求更高,而且对程序部分也要求很高,实现比较困难;方案三采用直接式频率合成器,而直接模拟频率合成器存在产生过多的杂散分量以及设备量大因而体积大,价格昂贵等缺点,因此最终我选择了方案一来作为本次设计的方案。

2 单元模块设计 2.1频率源

频率源电路如图2.1。

基于锁相环频率合成器的关于合成器的简要概述

采用74LS04串联晶体振荡电路:

图3.1 频率源电路图

反馈电阻Rf主要的作用是让74LS04芯片的反相器静态时工作在放大状态,晶体和电容C构成正反馈网络。只要NOT1门或者NOT2门的输入或者输出电压有微小的变化都回被晶体和电容构成的正反馈网络反馈回去,进行放大而引起振荡。由于NOT1门和NOT2门的振荡输出电压波形不是很好,要经过NOT3门整形输出形状标准的方波。根据74LS04芯片的非门电压传输特性,Rf在这里取值100kOhm,C=100pF,晶体的标称频率是2.000MHz。

2.2分频器

1.二分频

将D触发器的Q非端和D端连接就可以构成一个最常用的二分频电路。

如下图:

基于锁相环频率合成器的关于合成器的简要概述

图2.2 二分频电路

2.变模多频

将74LS161的进位输出端C经过反相后接到预置端LD就可以通过进位信号的变化来控制分频器的模值。预置端直接接上四位拨码开关。TTL的芯片引脚悬空等价于高电平,所以尽可能地简便,省去了上拉电阻。

基于锁相环频率合成器的关于合成器的简要概述

如下图:

图2.3 变模多频电路

2.3环路滤波器

整个4046芯片的外围元件并不多,关键的部分是环路滤波器,他的性能能决定整个锁相环电路的工作性能。

环路滤波器可以采用:1.RC积分滤波器2.无源比例积分滤波器3.有源滤波器。从本次设计的要求来看,用无源比例积分滤波器比较简单合适。如下图:

基于锁相环频率合成器的关于合成器的简要概述

图2.5 环路滤波器电路

环路滤波器的截止频率公式:

Wc=1/[(R3+R4)C2]

环路滤波器的带宽在1KHz左右,在这里R3=50K可调,R4=1k,C2=1uf。可以通过R3调节来实现最佳锁相性能。

2.4芯片介绍

1. 集成锁相环HC4046

HC4046芯片是设计频率合成器的核心。

单片集成锁相环HC4046采用CMOS电路工艺,特点是电源电压范围宽(3~18 V),输入阻抗高(约100 MΩ),动态功耗小。在电源电压VDD=15 V时最高频率可达1.2 MHz,常用在中、低频段。HC4046内部集成了相位比较器Ⅰ、相位比较器Ⅱ、压控振荡器以及线性放大器、源跟随器、整形电路等。

相位比较器Ⅰ采用异或门结构,使用时要求输入信号占空比为50%。当两路输入信号的高低电平相异时,输出信号为高电平,反之,输出信号为低电平。相位比较器Ⅰ的捕捉能力和滤波器有关,选择合适的滤波器可以得到较宽的捕捉范围。

相位比较器Ⅱ由一个信号的上升沿控制,他对输入信号的占空比要求不高,允许输入非对称波形,具有很宽的捕捉范围。相位比较器Ⅱ的输出和两路输入信号的频率高低有关,当14脚的输入信号比3脚的比较信号频率低时,输出为逻辑“0”,反之则输出逻辑“1”。如果两信号的频率相同而相位不同,当输人信号的相位滞后于比较信号时,相位比较器Ⅱ输出的为正脉冲,当相位超前时则输出为负脉冲。而当两个输入脉冲的频率和相位均相同时,相位比较器Ⅱ的输出为高阻态。

压控振荡器需要外接电阻R1,R2和电容C1。R1,C1是充放电元件,电阻R2起到频率补偿作用。VCO的振荡频率不仅和R1,R2以及C1的取值有关,还和电源电压有关,电源电压越高振荡频率越高。

如图3.6为HC4046的内部及外围电路图和引脚图。其中,1脚相位输出端,环路人锁时为高电平,环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端,高电平时禁止,低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端,用于FM解调。11、12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。

基于锁相环频率合成器的关于合成器的简要概述

图2.6 HC4046的内部及外围电路图和引脚图

2. 集成反相器74LS04

基于锁相环频率合成器的关于合成器的简要概述

74LS04芯片是六个独立的反相器(6个非门)。供电电压5V,电压范围在4.75~5.25V内可以正常工作。门数6,每门输入输出均为TTL电平(《0.8V低电平 》2v高电平),低电平输出电流-0.4mA,高电平输出电流8mA。每路从输入倒相到输出是有一定延时的(9~15ns)。其引脚图如下:

图2.7 74LS04引脚图

3. 集成触发器74LS74

74LS74芯片是双D集成触发器,是上升边沿触发的边沿触发器。表3.9为其功能表。它采用维持阻塞结构,是上升边沿触发的边沿触发器,即在CP脉冲上升沿(“0→1”)触发翻转。触发器的次态取决于CP脉冲的上升来到之前D的状态,即Qn+1 = D。由于电路具有维持阻塞作用,所以在CP=1 期间, D 端的状态变化不会影响触发器输出的状态。分别是直接置“0”和置“1”端。当不需要直接置“0”和置“1”时,都应置高电平。

其引脚图如下:

基于锁相环频率合成器的关于合成器的简要概述

图2.8 74LS74引脚图

基于锁相环频率合成器的关于合成器的简要概述

其功能表如下:

图2.9 74LS74功能表

4. 同步计数器74LS161

74LS161是四位二进制同步计数器,该计数器能同步并行预置数,异步清零,具有清零、置数、计数和保持四种功能,且具有进位信号输出端,可串接计数使用。它的引脚图和逻辑功能表分别见图3.10和表3.11。

基于锁相环频率合成器的关于合成器的简要概述

图2.10 74LS161引脚图

EPETCP功能

0××××清零

10××↑预置数

1111↑计数

110××保持

11×0×保持QCC=0

表2.11 74LS161功能表

2.5锁相环的基本组成

许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。

锁相环路是一种反馈控制电路,简称锁相环(PLL,Phase-Locked Loop)。

锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。

锁相环通常由鉴相器(PD,Phase Detector)、环路滤波器(LF,Loop Filter)和压控振荡器(VCO,Voltage Controlled Oscillator)三部分组成,锁相环组成的原理框图如下图所示。

SHAPE \* MERGEFORMAT

基于锁相环频率合成器的关于合成器的简要概述

图212 锁相环组成的原理框图

锁相环中的鉴相器又称为相位比较器,它的作用是检测输入信号和输出信号的相位差,并将检测出的相位差信号转换成uD(t)电压信号输出,该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t),对振荡器输出信号的频率实施控制。

1. 鉴相器

鉴相器(PD)是一相位比较装置,用来检测输出信号 与输入信号 之间的相位差 ,并把 转化为电压 输出, 称为误差电压,通常 为一直流量或一低频交流量。

鉴相器是锁相环中很关键的一个部件,因此对鉴相器需提出一些技术要求。其主要技术指标有:(1)鉴相特性形状;(2)鉴相增益Kd;(3)输入信号的漏泄;(4)工作频率及输入、输出阻抗;(5)对频率的鉴别能力。

构成鉴相器的电路形式很多,有如下分类:

(1)二极管平衡鉴相器

(2)异或门鉴相器

(3)电压开关式鉴频鉴相器

(4)模拟乘法鉴相器

2. 环路滤波器

LF为一低通滤波电路,其作用是滤除因PD的非线性而在 中产生的无用的组合频率分量及干扰,产生一个只反映 大小的控制信号 。它除了有低通滤波的作用外,还可借助于合理的选择各元件参数来校正环路的功能。对环路的捕捉、稳定,噪声的滤除,环路带宽等等都有关系,是一中很重要恶毒器件。

按照反馈控制原理,如果由于某种原因使VCO的频率发生变化使得与输入频率不相等,这必将使 的相位差 ,发生变化,该相位差经过PD转换成误差电压 ,此误差电压经LF滤波后得到 ,由 去改变VCO的振荡频率使趋近于输入信号的频率,最后达到相等。环路达到最后的这种状态就称为锁定状态,当然由于控制信号正比于相位差,即

因此在锁定状态, 不可能为0,换言之在锁定状态 仍存在相位差。

3. 压控振荡器

VCO是本控制系统的控制对象,被控参数通常是其振荡频率,控制信号为加在VCO上的电压,故称为压控振荡器,也就是一个电压一频率变换器,实际上还有一种电流一频率变换器,但习惯上仍称为压控振荡器。任何一种振荡器,如LC振荡器,RC振荡器,多谐振荡器等,均可构成压控振荡器。压控频率特性如图3.13所示。

基于锁相环频率合成器的关于合成器的简要概述

图2.13 VCO压控频率特性

该曲线斜率称压控灵敏度或称调频灵敏度记作 ,其单位为rad/s·v。VCO瞬时角频率 的关系式为: = +

VCO瞬时相位为: = t +

式中:VCO固有相位为:

VCO附加相位为: =

上式表明VCO的输出量 是输入量 的积分式,或者说VCO是一个积分环节。

4. 锁相环的工作原理

相环中的鉴相器通常由模拟乘法器组成,利用模拟乘法器组成的鉴相器电路如图3.14所示。

基于锁相环频率合成器的关于合成器的简要概述

图2.14 鉴相器电路

鉴相器的工作原理是:设外界输入的信号电压和压控振荡器输出的信号电压分别为:

式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率,称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为:

基于锁相环频率合成器的关于合成器的简要概述

用低通滤波器LF将上式中的和频分量滤掉,剩下的差频分量作为压控振荡器的输入控制电压uC(t)。即uC(t)为:

基于锁相环频率合成器的关于合成器的简要概述

式中的ωi为输入信号的瞬时振荡角频率,θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相,根据相量的关系可得瞬时频率和瞬时位相的关系为:

则,瞬时相位差θd为:

对两边求微分,可得频差的导数为:

上式等于零,说明锁相环进入相位锁定的状态,此时输出和输入信号的频率和相位保持恒定不变的状态,uc(t)为恒定值。当上式不等于零时,说明锁相环的相位还未锁定,输入信号和输出信号的频率不等,uc(t)随时间而变。

因压控振荡器的压控特性,该特性说明压控振荡器的振荡频率ωu以ω0为中心,随输入信号电压uc(t)的变化而变化。该特性的表达式为:

上式说明当uc(t)随时间而变时,压控振荡器的振荡频率ωu也随时间而变,锁相环进入“频率牵引”,自动跟踪捕捉输入信号的频率,使锁相环进入锁定的状态,并保持ω0=ωi的状态不变。

3 总体电路调试

用仿真软件按照原理图接好线路,给电路板接上电源,然后观察示波器输出,进行调试。

3.1 VCO及频率源部分调试

首先检查电路,未接线之前就调好直流稳压电源的输出电压:5V。

因为VCO由PLL频率合成器来生成信号输出,所以PLL的绝大部分性能都是由它决定的。如果VCO未能正确地运作,则许多性能参数都将受到影响。在调试阶段的初期应对VCO进行测试,以确保其提供预定的频率范围、增益和输出电平。如果只是想测试VCO,则需对PLL进行修正,以取消闭环控制。“断开”环路的一种常用方法是使R3开路,并在C4的两端施加一个实验室电源,这样就使得VCO调谐电压能够在期望的范围内改变。当调谐电压改变时,应在一个频率计数器(或频谱分析仪)上监视VCO的工作频率。记录若干调谐电压设定值条件下的VCO工作频率。

本频率源是一个石英晶体多谐振荡器组成的,可通过调节可变电容使74LS04内部的反相器工作在放大区使得电路起振,这时用万用表来测试晶振两端电压使其达到2.5V(因为电源电压是5V)左右即表明频率源在正常工作。

3.2 分频器调试

PLL设计往往会忽视数字分频器的规格。分频器的工作状况一般是良好的,但由于不能始终保持这种良好的工作状态,因此PLL有时无法获得预期的工作性能。所有的分频器都具有针对最大输入频率(FMAX)和最小输入电平的规格。在一个忽视了FMAX规格的设计中,分频器将“丢失脉冲”。闭环随后将检测出VCO的频率过低并使调谐电压进一步走高。分频器将丢失更多的脉冲,而且,环路将试图把VCO提升至一个更高的频率上。环路将进入一个“闭锁”状态,此时,VCO调谐电压被保持在正电源电压上。这里,在工作上容易使人产生误解的问题是反馈分频器不仅必须对VCO的预期输出进行分频,而且还必须对VCO在锁定和解锁条件下有可能产生的最高频率进行正确的分频。为了使环路可靠地运行,在启动或信道变更时所遇到的瞬变条件不得引发反馈极性反转。

3.3 整体电路板调试

这是基于锁相环的调试。可变分频器调试完毕后接入整个电路。此时要使锁相环上锁,需要调节变阻器致使环路滤波器带宽得到调节,解决失锁现象等。如果电路原理及参数设置没有错的话,这时将示波器接到输出端观察输出波形,当输出的方波在1.000MHz-10.000MHz之间以1.000MHz为频率间隔可调节地稳定输出时,频率合成器才正常工作。

3.4调试结果及原因分析

基于锁相环频率合成器的关于合成器的简要概述

(1) 经过调试,得出波形是正弦波:

理论上,由晶振产生的是方波,那么最后输出的也应该是方波,经过再次调试,得出是74LS161芯片的原因,产生频率太高导致74LS161没法正常工作,最后把原来的74LS161芯片换成HC74LS161芯片,再进行调试,果然输出的方波。

(2) 当需要变换频率时,即从1M到10M的时候,拨码器虽按照要求拨动了,但输出波形的频率并不像理论上那样稳定,而是会跳动的。原因就是拨码器没法正常工作。拨码器不能正常工作的原因是没有接上拉电阻。接上上拉电阻后,拨码器果然好用了好多。当然波形并不是那么完美,毕竟本次频率合成器的制作都很简单,没有做的太复杂,而且元器件的参数也有影响。

4软件介绍

本次设计中用到的画图软件为Protel 99,Protel 99是一种很适用的画图软件,下面对Protel 99做了一个简单的介绍。

Protel 99采用全新的管理方式,即数据库的管理方式。Protel 99 是在桌面环境下第一个以独特的设计管理和团队合作技术为核心的全方位的印制板设计系统。所有Protel99设计文件都被存储在唯一的综合设计数据库中,并显示在唯一的综合设计编辑窗口。

Protel 99软件沿袭了Protel以前版本方便易学的特点,内部界面与Protel 98大体相同,新增加了一些功能模块。Protel公司引进了德国INCASES公司的先进技术,在Protel99中集成了信号完整性工具,精确的模型和板分析,帮助你在设计周期里利用信号完整性分析可获得一次性成功和消除盲目性。Protel99容易使用的特性就是新的“这是什么” 帮助。按下任何对话框右上角的小问号,然后选择你所要的信息。现在可以很快地看到特性的功能,然后用到设计中,按下状态栏末端的按钮,使用自然语言帮助顾问。

所有Protel99设计文件都被储存在唯一的综合设计数据库中,并显示在唯一的综合设计编辑窗口。在Protel99中与设计的接口叫设计管理器。使用设计管理器,可以进行对设计文件的管理编辑、设置设计组的访问权限和监视对设计文件的访问。

组织设计文件过去组织和管理40个或更多的原理图、PCB、Gerber、Drill、BOM和DRC文件,要花费几天的时间,而Protel99把设计文件全部储存在唯一的设计数据库。

在设计数据库内组织按分层结构文件夹建立的文件显示在右边的个人安全系统设计数据库有一文件夹叫设计文件,这个文件夹中是主设计文件(原理图和PCB),还有许多的子文件夹,包括了PCB装配文件、报告和仿真分析。这里对在设计数据库中创建文件夹的分层深度没有限制。

设计数据库对存储Protel设计文件没有限制你能输入任何类型的设计文件进入数据库,如在MS Word书写的报告、在MS Excel准备的费用清单和AutoCAD中制的机械图。简单双击设计数据库里的文件图标,在适当的编辑器打开文件,被更新的文件自动地保存到设计数据库。MS Word和Excel文件可以在设计管理器中直接编辑。

在综合设计数据库中用Protel99的设计管理器管理设计文件是非常轻松的。设计管理器的工作就象MS Windows的文件管理器一样,可用它来导航和组织设计数据库里文件。使用设计管理器在设计数据库创建分层结构的文件夹,使用标准文件操作命令来组织这些文件夹内设计文件。

设计管理器的心脏就是左边的导航面板。面板显示的树状结构是大家熟悉的Protel软件特性。在Protel99中,这个树不仅仅显示的是一个原理图方案各文件间的逻辑关系,它也显示了在设计数据库中文件的物理结构。在导航树中活跃的文件夹是PCB装配文件夹。如同Windows文件管理器,设计管理器在右边显示这个文件夹的内容。

设计管理器与Windows文件管理器的不同之处是在右边还显示已经打开的文件。

打开文件只要在导航树中单击所要编辑的文件名,或者双击右边文件夹中的图标。

在设计数据库中打开的各个文件用卡片分隔显示在同一个设计编辑窗口,使得非常容易知道当前工作到哪里,特别在大的设计中。要一起观察不同的文件可以将设计编辑窗口拆分为多区域。

5总结

本次课程设计所设计的是一款锁相频率合成器,其最关键的部分应该锁相环部分,最关键的技术当然是锁相技术,锁相环里面最关键的环路滤波器。通过本次课程设计掌握了锁相环频率合成器的基本原理,通过分析了集成锁相环芯片HC4046的工作特性,并从集成锁相环芯片HC4046的一个应用实例得到很多知识。实现过程是:晶体振荡器产生一个固定频率2M,经2分频作为锁相环的一个输入信号1MHZ,由74LS161实现1到10分频作为另一个输入信号。锁相环在工作时其锁定时间小于2 ms。输出150MHz-175MHz,且频率间隔为5kHz。其中1到10分频是通过计数器74LS161而获得,变换的时候可以通过拨动拨码器来达到自己想要的分频率。

收藏

相关话题
文章来源栏目

评论(0)

加载更多评论

参与评论

相关文章

分享到

QQ空间 QQ好友 微博
取消