电源层的分割、数模设计以及降低数字和模拟信号间的相互干扰

传感器技术 发表于 2018-01-08 11:10:26 收藏 已收藏
赞(0) •  评论(0

电源层的分割、数模设计以及降低数字和模拟信号间的相互干扰

传感器技术 发表于 2018-01-08 11:10:26

1、板层的结构板层的结构是决定系统的EMC性能一个很重要的因素。一个好的板层结构对抑制PCB中辐射起到良好的效果。在现在常见的高速电路系统中大多采用多层板而不是单面板和双面板。在设计多面板时候需要注意以下方面。

1.一个信号层应该和一个敷铜层相邻;
2.信号层应该和临近的敷铜层紧密耦合(即信号层和临近敷铜层之间的介质厚度很小);
3.电源敷铜和地敷铜应该紧密耦合;
4.系统中的高速信号应该在内层且在两个敷铜之间,这样两个敷铜可以为这些高速信号提供屏蔽作用且将这些信号的辐射限制在两个敷铜区域;
5.多个地敷铜层可以有效的减小PCB板的阻抗,减小共模EMI。

如何降低数字信号和模拟信号间的相互干扰呢?有两个基本原则:第一个原则是尽可能减小电流环路的面积;第二个原则是系统只采用一个参考面

相反,如果系统存在两个参考面,就可能形成一个偶极天线(注:小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成正比);而如果信号不能通过尽可能小的环路返回,就可能形成一个大的环状天线(注:小型环状天线的辐射大小与环路面积、流过环路的电流大小以及频率的平方成正比) 在设计中要尽可能避免这两种情况。有人建议将混合信号电路板上的数字地和模拟地分割开,这样能实现数字地和模拟地之间的隔离。尽管这种方法可行,但是存在很多潜在的问题,在复杂的大型系统中问题尤其突出的。最关键的问题是不能跨越分割间隙布线,一旦跨越了分割间隙布线,电磁辐射和信号串扰都会急剧增加。问题:在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。解决办法:了解电流回流到地的路径和方式是优化混合信号电路板设计的关键 许多设计工程师仅仅考虑信号电流从哪儿流过,而忽略了电流的具体路径。如果必须对地线层进行分割,而且必须通过分割之间的间隙布线,可以先在被分割的地之间进行单点连接,形成两个地之间的连接桥,然后通过该连接桥布线。这样,在每一个信号线的下方都能够提供一个直接的电流回流路径,从而使形成的环路面积很小。采用光隔离器件或变压器也能实现信号跨越分割间隙。对于前者,跨越分割间隙的是光信号;在采用变压器的情况下,跨越分割间隙的是磁场 还有一种可行的办法是采用差分信号:信号从一条线流入从另外一条信号线返回,这种情况下,不需要地作为回流路径。在实际工作中一般倾向于使用统一地,将PCB分区为模拟部分和数字部分。模拟信号在电路板所有层的模拟区内布线,而数字信号在数字电路区内布线 在这种情况下,数字信号返回电流不会流入到模拟信号的地,只有将数字信号布线在电路板的模拟部分之上或者将模拟信号布线在电路板的数字部分之上时,才会出现数字信号对模拟信号的干扰。出现这种问题并不是因为没有分割地,真正原因是数字信号布线不适当。在将A/D转换器的模拟地和数字地管脚连接在一起时,大多数的A/D转换器厂商会建议:将AGND和DGND管脚通过最短的引线连接到同一个低阻抗的地上 如果系统仅有一个A/D转换器,上面的问题就很容易解决 将地分割开,在A/D转换器下面把模拟地和数字地部分连接在一起  采取该方法时,必须保证两个地之间的连接桥宽度与IC等宽,并且任何信号线都不能跨越分割间隙。如果系统中A/D转换器较多,例如10个A/D转换器怎样连接呢?如果在每一个A/D转换器的下面都将模拟地和数字地连接在一起,则产生多点相连,模拟地和数字地之间的隔离就毫无意义。而如果不这样连接,就违反了厂商的要求。最好的办法是开始时就用统一地。将统一的地分为模拟部分和数字部分,这样的布局布线既满足了IC器件厂商对模拟地和数字地管脚低阻抗连接的要求,同时又不会形成环路天线或偶极天线而产生EMC问题。混合信号PCB设计是一个复杂的过程,设计过程要注意以下几点:
(1) PCB分区为独立的模拟部分和数字部分
(2) 合适的元器件布局
(3) A/D转换器跨分区放置
(4) 不要对地进行分割:在电路板的模拟部分和数字部分下面敷设统一地
(5) 在电路板的所有层中,数字信号只能在电路板的数字部分布线;模拟信号只能在电路板的模拟部分布线
(6) 实现模拟和数字电源分割
(7) 布线不能跨越分割电源面之间的间隙
(8) 必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上
(9) 分析返回地电流实际流过的路径和方式   
(10) 采用正确的布线规则
PCB设计时的电路措施我们在设计电子线路时,比较多考虑的是产品的实际性能,而不会太多考虑产品的电磁兼容特性和电磁骚扰的抑制及电磁抗干扰特性  用这样的电路原理图进行PCB的排板时为达到电磁兼容的目的,必须采取必要的电路措施,即在其电路原理图的基础上增加必要的附加电路,以提高其产品的电磁兼容性能,实际PCB设计中可采用以下电路措施:  
(1) 可用在PCB走线上串接一个电阻的办法,降低控制信号线上下沿跳变速率
(2) 尽量为继电器等提供某种形式的阻尼(高频电容、反向二极管等)
(3) 对进入印制板的信号要加滤波,从高噪声区到低噪声区的信号也要加滤波,同时用串终端电阻的办法,减小信号反射
(4) MCU无用端,要通过相应的匹配电阻接电源或接地或定义成输出端,集成电路上该接电源、地的端都要接,不要悬空
(5) 闲置不用的门电路输入端,不要悬空,而是通过相应的匹配电阻接电源或接地 闲置不用的运放正输入端接地,负输入端接输出端
(6) 为每个集成电路设一个高频去耦电容 每个电解电容边上都要加一个小的高频旁路电容
(7) 用大容量的钽电容或聚酯电容而不用电解电容作电路板上的充放电储能电容 使用管状电容时,外壳要接地

电源层的分割、数模设计以及降低数字和模拟信号间的相互干扰

对于图7和图8,这两种地的分布具体的特点是如何的呢?我在网上的一些资料中,发现ring的问题,建议的是使开关电源的地,他们建议的是把BUCK电源的地和数字电路的地单点连接。至于这样处理的具体作用和含义我的理解还是比较模糊,不知道你是怎么看BUCK开关电源地的处理问题的?
问题:"还有一种可行的办法是采用差分信号:信号从一条线流入从另外一条信号线返回,这种情况下,不需要地作为回流路径 "答:感觉差分信号其实还是以地回路为主要回流路径,只有一小部分从另一条线号线上返回。假设一个极端的情况,如果差分信号的主回流路径是另一条信号线,那我们可以将差分线下方的地平面(电源平面)全部切掉。而我感觉如果真这样做了,回流路径和效果肯定是会有问题的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径。其实在信号回流分析上,差分走线和普通的单端走线的机理是一致的,即高频信号总是沿着电感最小的回路进行回流,最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦合,哪一种耦合强,那一种就成为主要的回流通路。在 PCB 电路设计中,一般差分走线之间的耦合较小,往往只占 10~20%的耦合度,更多的还是对地的耦合,所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候,无参考平面的区域,差分走线之间的耦合才会提供主要的回流通路,尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重,但还是会降低差分信号的质量,增加 EMI,要尽量避免。也有些设计人员认为,可以去掉差分走线下方的参考平面,以抑制差分传输中的部分共模信号,但从理论上看这种做法是不可取的,阻抗如何控制?不给共模信号提供地阻抗回路,势必会造成 EMI 辐射,这种做法弊大于利。问题:是否保持差分走线等间距比匹配线长更重要?
答:在实际的 PCB 布线中,往往不能同时满足差分设计的要求。由于管脚分布,过孔,以及走线空间等因素存在,必须通过适当的绕线才能达到线长匹配的目的,但带来的结果必然是差分对的部分区域无法平行。PCB 差分走线的设计中最重要的规则就是匹配线长,其它的规则都可以根据设计要求和实际应用进行灵活处理。问题:是否差分走线一定要靠的很近才好?答:让差分走线靠近无非是为了增强他们的耦合,既可以提高对噪声的免疫力,还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的,但不是绝对的,如果能保证让它们得到充分的屏蔽,不受外界干扰,那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制 EMI 的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢?增大与其它信号走线的间距是最基本的途径之一,电磁场能量是随着距离呈平方关系递减的,一般线间距超过4 倍线宽时,它们之间的干扰就极其微弱了,基本可以忽略。此外,通过地平面的隔离也可以起到很好的屏蔽作用,这种结构在高频的(10G 以上)IC 封装PCB 设计中经常会用采用,被称为 CPW 结构,可以保证严格的差分阻抗控制(2Z0)。差分走线也可以走在不同的信号层中,但一般不建议这种走法,因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果,引入共模噪声。此外,如果相邻两层耦合不够紧密的话,会降低差分走线抵抗噪声的能力,但如果能保持和周围走线适当的间距,串扰就不是个问题。在一般频率(GHz 以下),EMI也不会是很严重的问题,实验表明,相距 500Mils 的差分走线,在3米之外的辐射能量衰减已经达到60dB,足以满足 FCC的电磁辐射标准,所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。在上面4个表中所示的板层结构安排,大多是不能完全符合上面的5个要点。这就需要根据实际的系统要求选择适当的板层结构。下面就现在常用的6层板结构做一说明。
A:第2和第5层为电源和地敷铜,由于电源敷铜阻抗高,对控制共模EMI辐射非常不利。不过,从信号的阻抗控制观点来看,这一方法却是非常正确的。因为这种板层设计中,信号走线层的Layer1和Layer3,Layer4和Layer6构成了两对较为合理的走线组合。
B:将电源和地分别放在第3和第4层,这一设计解决了电源敷铜阻抗问题,由于第1层和第6层的电磁屏蔽性能差,差模EMI增加了。如果两个外层上的信号线数量最少,走线长度很短(短于信号最高谐波波长的1/20),则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域敷铜填充并将敷铜区接地(每1/20波长为间隔),则对差模EMI的抑制特别好。
C:从信号的质量角度考虑,很显然C例中的板层安排最为合理的。因为这样的结构对信号的高频回流的路径是比较理想的。但是这样安排有个比较突出的缺点:信号的走线层少。所以这样的系统适用于高性能的要求。
D:这可实现信号完整性设计所需要的环境。信号层与接地层相邻,电源层和接地层配对。显然,不足之处是层的结构不平衡(不平衡的敷铜可能会导致PCB板的翘曲变形)。解决问题的办法是将第3层所有的空白区域敷铜,敷铜后如果第3层的敷铜密度接近于电源层或接地层,这块板可以不严格地算作是结构平衡的电路板。敷铜区必须接电源或接地。 现在使用的8层板多数是为了提高6层板的信号质量而设计。由表3中知道8层板相比6层板并没有增加信号的走线层,而是多了两个敷铜层,所以可以优化系统的EMC性能。
2、板层的参数 板层的参数包括信号走线的线宽,线厚、信号层和敷铜层之间的介质以及介质的厚度等。板层参数的确定主要是考虑到信号的阻抗控制以及PCB板的制作工艺限制等因素。当然在GHz以上的频率还需要重点考虑传输线的集肤效应(Skin Effect)以及介质的损耗等方面。对于常用的介质FR-4而言,在≥1GHz时介质对信号有了明显的衰减。 信号线的阻抗主要受到多个参数变量的限制,可以用下面的公式简单的描述。
其中:Z。是信号线的阻抗;w:是走线的线宽;h:走线的线高;H:介质的厚度;ε:介质的介电常数。在这些参数变量中,H的影响最大。 通常可以使用POLAR CIT25软件计算传输线的阻抗。不同的传输线类型(微带线和带状线等)计算需要的参数也是有些差异。
3、电源(地)层的设计 在研究电源(地)层的设计之前有必要知道高频信号的回流问题。高频信号的回流的原则就是沿着阻抗最小的路径返回信号的驱动端。同时信号的回流在信号的波形切换时,回流的的方式是不同的。在PCB上传输线的信号回流总是沿着和该传输线最近的敷铜形成电流返回路径,只是在靠近信号的驱动端时有所区别。信号输出如果为逻辑高,那么信号的回流必须进入驱动端的电源管脚。相反如果输出为低,那么信号的回流必定是回到驱动端的地管脚。信号的传输线和返回路径之间需要有高的电容和低的电感。高的电容是可以比较好的将电场包含在内;较低的电感是为了减小穿过的磁通量。在研究了高频信号的回流的问题,下面将详细的研究电源的设计。
3.1、电源(地)层的分割 现在系统的工作电源多为多个电源,那么在实际的操作中就需要研究电源(地)层的分割(Slot)问题。由上面研究的信号回流问题知道,Slot使得信号的回流路径很难控制。如果信号不能通过尽可能小的环路返回,就可能形成一个大的环状天线(小型环状天线的辐射大小与环路面积、流过环路的电流大小以及频率的平方成正比)。当然从另一个角度考虑,Slot有利于噪声的隔离,可以防止不同分割块(Island)之间的相互干扰。下面将详细研究电源(地)层的分割。

假设我们分割了Ground A和Ground B如图1所示,且使用传输线的模型来等效Slot。在信号线经过Ground  A进入Ground B时,由于A和B之间没有连续的回流路径,信号传输线在Ground  A上感应出流动的负电荷(负电荷的流动形成了信号在Ground A上的信号回流),这些负电荷不能到达Ground B。那么就会在Ground  B上极化出相应的正负电荷。在Ground B上感应出的负电荷和其上面的信号线构成了信号的回流,同时感应出的正电荷将和Ground  A上一部分的负电荷沿着Slot的传输线模型在信号线和Slot的交叉点的两侧进行传输。如图2所示的电流源所示的电流通过Slot传输线向两个方向同时传输。那么Ground A剩下的负电荷将在Ground A上反射回到信号的驱动端。电路中的两个 是传输线在两个敷铜上边缘形成的寄生电容。在Slot宽度上的传输线用电感 模型代替。该模型的有效性已经得到证明[2]。由此可以知道信号传输的一些特性。

其中T是信号传输线的传输系数,R是信号的反射系数。X:是模式转换系数。是流向Slot的传输线模型的电压值和原本信号传输线上的电压值的比值。

在频率比较低或者是Lx和Cx可以忽略时,上面的公式可以简化为: 同时,在信号线穿过Slot的时候,能量的衰减也是很严重的。如图3给出了另一个仿真图。具体参数如下:Microstrip Line Trace Width = 0.3 mm; Trace Length = 8.2mm; Gap Width = 0.6 mm; Gap Length = 6.0 mm; PCB Thickness = 0.13 mm, FR-4; Frequency:0 - 5GHz The plot is generated at 5GHz。使用软件是Ansoft HFSS 8.0。 可以看到,因为没有导体提供回流路径,电流不得不跳过缝隙,过程中,损失了不少能量。这些损失的能量一部分是辐射到空中了,还有一些能量沿着缝隙传播,如果还有另外的Trace跨过这个缝隙,会有比较严重的Crosstalk。所以在板层设计中应该避免出现信号线跨过Slot的情况。否则将会产生非常严重的EMI。如果有的信号线必须经过跨构时候,行之有效的方法就是在跨构处放置一个旁路电容。
3.2、数模电源设计数模电源设计的主要目的就是减小数字信号(数字电源)对模拟信号(模拟电源)的干扰。同时还需要注意两个方面。第一:尽可能减小电流环路的面积;第二:系统只采用一个参考面。如果系统存在两个参考面,就可能形成一个偶极天线(小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成正比)。所以对于数模电源和地敷铜的连接采用单点连接。这样既可以构成一个参考地敷铜,还可以防止在数字模拟地之间形成小的回流环路(Ground  Loop)。因为这样的回流环路是产生地弹噪声的一个因素。因为如果采用多点连接,噪声就可以通过多个连接点形成比较多的环路。单点的连接点应该在数模混合器件的下方。同时需要注意数模的连接方式,考虑到噪声的隔离,数模混合连接处使用磁珠连接,磁珠可以通直流隔交流。所以这样可以防止一些高频噪声进入模拟区域。因为数字器件有噪声容限,而模拟器件则对噪声非常敏感。下面结合一个实例的设计做一个叙述。

信号源的PCB板共6层。分为4个信号层和两个敷铜层(第二层和第五层)。工作电源有数字和模拟电源且都是5V。所以在表层设计出一个模拟的电源区域,同时在第二层(地敷铜)分割出一个模拟地区域,且都采用了单点连接。在连接处使用了磁珠和电容串连形成了一个滤波器,如图4所示。图中的器件是一个PLL的时钟产生器,是一个数模器件。为了给器件的地管脚和接地管脚提供接地的最小阻抗,在器件的下面直接做了一个DGND的敷铜,因为这个敷铜可以看作是电感较小的地连线。同时在DGND和DVDD之间放置了多个旁路电容。在数字和模拟电源(地)之间使用磁珠FB1、FB2和两个电容形成串连LC滤波器。这样就可以为该数模器件提供一个较为稳定可靠的电源。3.3、20H规则在电源层的设计中经常使用“20H”规则。含义就是地敷铜层相对于电源敷铜外延20H。其中H是电源和地敷铜之间的介质厚度。但是在实际的高速电路中,需要根据不同的情况来决定是否应该使用20H规则。

在PCB板层中只有两个敷铜层(Power 和Ground)结构时, 20H规则可以显著的减小对外辐射。但是对多个敷铜层叠结构时,20H规则的作用不是明显了;但是通过使用过孔可以显著的降低对外辐射。下面的图5和图6是针对两个敷铜和多个敷铜的层叠结构做的仿真。

通过上面的两个仿真图可以知道,20H规则适用于两个敷铜的Power-Ground结构;而过孔则对多个敷铜结构中的辐射起到了很好的抑制作用。当然过孔的使用也是需要详细的研究,过多的过孔会增加敷铜层的阻抗,破坏敷铜层的连续性。

收藏

相关话题
文章来源专栏
+关注

评论(0)

加载更多评论

参与评论

相关文章

分享到

QQ空间 QQ好友 微博
取消