脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

发表于 2018-03-26 11:22:00 收藏 已收藏
赞(2) •  评论(0

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

发表于 2018-03-26 11:22:00

脉冲计数器电路图设计(一)

脉冲计数器电路图,本计数器包括降整流电路,光控脉冲发生器,计数电路,译码,显示电路。

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

脉冲计数器电路图设计(二)

如图所示,是计数器实例,它是对A端加的脉冲进行累积计数的电路,一般多用于输入脉冲的计数。S1~S4为复位开关,用于计数数的设定。计数到设定的计数数时负载电路动作,相应的继电器控制有关的电路动作。若在A端子施加图5-12的时间脉冲,也可以构成以电源频率为基准的数字定时电路。

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

脉冲计数器电路图设计(三)

计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态,一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数,常见的有3位和4位的。

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

脉冲计数器电路图设计(四)

如图所示电路,原机械计数器只有两个磁开关信号端子,电子计数器则增加了c、d两个AC6.3V输入端子,共有4个接线端子。C1、C2、VD1、VD2组成倍压整流、滤波电路,经7805稳压后,输出5V稳定直流电压,经VD3、VD4降压后,得到约3.6V的直流电压,E1为小型3.6V镍镉充电电池,市电正常时,对其进行充电;市电断电时,E1对负载进行供电,以保持断电时的计数数值,VD3、VD4在这里起隔离作用。a、b两端输入磁开关闭合时接通交流220V电压,此电压经R1~R4降压,并经VD5~VD8桥式整流后,得到约6V的直流脉动电压,经R5限流后,加在光电耦合器的发光管上,使发光管点亮,光敏管受光照电阻下降,从而产生一个下降脉冲,经CD4011的N3反相后,加在N1、N2组成的触发器上,由N1输出计数脉冲,N1、N2、N3共同构成脉冲整形电路。CD40110是将计数器、锁存器、译码器和笔段显示驱动器制作在同一基片上的“四合一电路”芯片,其5脚置高电平时,计数器复位,因而,K2是清零开关。9脚为加计数输入端,7脚为减计数输入端。整形后的计数脉冲从9脚输入,当第一片CD40110计至“9”时,若再输入一个脉冲,则10脚输出一个进位脉冲。依次类推,总共能计量“99999”印张(最左边一个数码管只显示零,不起计数作用)。

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

元器件选择:光耦合器OP1选择TLP532,也可选择TLP332、TLP632等型号。数字电路选择CD4011型号。其他元器件如图所标注。

脉冲计数器电路图设计(五)

CD4017是5位Johnson计数器,具有10个译码输出端,CP,CR,INH输入端。时钟输入端的斯密特触发器具有脉冲整形功能,对输入时钟脉冲上升和下降时间无限制。INH为低电平时,计算器在时钟上升沿计数;反之,计数功能无效。CR为高电平时,计数器清零。Johnson计数器,提供了快速操作,2输入译码选通和无毛刺译码输出。防锁选通,保证了正确的计数顺序。译码输出一般为低电平,只有在对应时钟周期内保持高电平。在每10个时钟输入周期CO信号完成一次进位,并用作多级计数链的下级脉动时钟。

CD4017逻辑结构图

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

十进制计数/分频器CD4017,其内部由计数器及译码器两部分组成,由译码输出实现对脉冲信号的分配,整个输出时序就是O0、O1、O2、…、O9依次出现与时钟同步的高电平,宽度等于时钟周期。

CD4017有10个输出端(O0~O9)和1个进位输出端~O5-9。每输入10个计数脉冲,~O5-9就可得到1个进位正脉冲,该进位输出信号可作为下一级的时钟信号。

CD4017有3个输(MR、CP0和~CP1),MR为清零端,当在MR端上加高电平或正脉冲时其输出O0为高电平,其余输出端(O1~O9)均为低电平。CP0和~CPl是2个时钟输入端,若要用上升沿来计数,则信号由CP0端输入;若要用下降沿来计数,则信号由~CPl端输入。设置2个时钟输入端,级联时比较方便,可驱动更多二极管发光。

由此可见,当CD4017有连续脉冲输入时,其对应的输出端依次变为高电平状态,故可直接用作顺序脉冲发生器。

用CD4017和选择开关组成多进制计数器

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

CD4017组成的1/n计数器电路图

用CD40171C构成1/n计数器可以分为两种情况:当n=10时,只需使用一块CD4017IC,外接n个门电路即可构成1/n计数器如图1-n所示。在时钟脉冲的作用下,CD4017IC逐个。计数当到第Yn个译码输出时,由外接或非门组成的R-S触发器产生正脉冲输出使CD40171C复零。如果n》=6时,则信号可由进位输出端QCO输出;如果n6时,则信号要由YO译码输出端输出因为n6时,q由端始终保持高电平(参见CD4017波形图),不会产生脉中跳变。

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

当分频系数n》10时,应根据n的大小来确定CD4017的位数当n=60时的电路工作原理如图1-12所示。输入时钟脉中当个位数的输出YO为“1,十位数的输出Y6为”1“时由外接门电路组成的R-S触发器产生正脉冲输出,从而使各级计数器全部清零。到输入脉冲变为0电平时CD4017的YO输出端又使R-S触发器复位,于是又开始新的一轮计数如此循环往复即得到连续的60分频脉冲输出。

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

用CD4017组成1~17进制计数器电路

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

脉冲计数器电路图设计(六)

电路中由两个与非门构成单脉冲发生器,74LS161计数器对其产生的脉冲进行计数,计数结果送入字符译码器并驱动七段数码管,使数码管显示单脉冲发生器产生了多少个脉冲信号。

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

74LS161计数器的级连使用:下图是由74LS192利用进位输出控制高一位的加计数端构成的加数级连示意图:

脉冲计数器电路图大全(六款脉冲计数器电路设计原理图详解)

赞(2)

收藏

相关话题
文章来源栏目

评论(0)

加载更多评论

参与评论

分享到

QQ空间 QQ好友 微博
取消