MCU健壮性设计之CAN时钟

电子发烧友网工程师 发表于 2018-03-09 13:59:31 收藏 已收藏
赞(0) •  评论(0

MCU健壮性设计之CAN时钟

电子发烧友网工程师 发表于 2018-03-09 13:59:31

在一个CAN网络中,如果希望有良好的读位,那么采样点的时间位置相对来说是非常重要的。因此,所有的网络节点都有质量时钟。然而,石英和谐振器有公差,会随着温度和时间漂移。只要变量保持在一个公差范围内,协议管理器就可以补偿错误。

CAN协议的建议要求对时钟频率最大限度的最大限度地容忍1.58%。

在这种情况下,建议直接使用石英或谐振器的时钟,而不是由PLL产生的系统时钟。实际上,PLL(抖动)的频率变化是无法满足要求的精度的。

根据µC的类型,它可能会导致改变石英频率以获得网络排放的愿望。让我们以一个可以使用500 kbit/s波特率的网络为例,在这种情况下,CAN总线的频率必须在8MHz上配置。

在图30的结构中,4MHz的quartz足以满足选择的PLL(x2)。另一方面,通过避免PLL,16MHz的石英是必要的

在图31的结构中,没有PLL的连接是直接的。在这种情况下,可以保留8MHz的石英。

PLL稳定性(jitter)的总线通信(特别是高速CAN、FlexRay.)应用中被考虑到。

收藏

相关话题
文章来源栏目
+关注

评论(0)

加载更多评论

参与评论

相关文章

分享到

QQ空间 QQ好友 微博
取消