×

VHDL设计风格和实现

消耗积分:0 | 格式:rar | 大小:0.42 MB | 2018-03-16

分享资料个

  同步设计:上游数据到下游逻辑单元的传递是通过时钟来同步的。只要能满足时延要求,就可以确保下游逻辑单元能正确采样到上游数据。

  异步设计:上游数据发生变化的时机是不确定的,甚至会出现中间态。 下游逻辑对上游数据的采样是不确定的,会发生数据传递的错误。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !