灿芯半导体推出第二代DDR低功耗物理层IP

电子发烧友网工程师 发表于 2018-03-17 10:43:39 收藏 已收藏
赞(0) •  评论(0

灿芯半导体推出第二代DDR低功耗物理层IP

电子发烧友网工程师 发表于 2018-03-17 10:43:39

近日,国际领先的定制化芯片(ASIC)设计方案提供商及DDR控制器和物理层IP供应商——灿芯半导体(上海)有限公司(以下简称“灿芯半导体”)对外宣布推出基于SMIC40LL工艺的第二代DDR低功耗物理层IP,该IP与第一代的低功耗DDR PHY相比面积减少20%,功耗减少37%,物理实现时间减少50%。

第二代DDR低功耗物理层IP采用先进的双排IO结构,并采用了多项逻辑和物理的优化手段,延迟线面积减少20%,减少了每个DQ/DQS的时延误差, 消除了之前物理实现的蛇形走线及每个DQ上不同数目的或者不同推力的缓冲器等问题,进而提高了硅利用率,提高了DDR的速度,并且减少了功耗。

第二代DDR低功耗物理层IP具有如下特性:

■ 基于SMIC 40LL工艺

■ 支持DDR3/3L/3U/LPDDR3 1333Mbps,DDR2/LPDDR2 1066Mbps

■ 支持PHY evaluation training或者 software training模式

■ 支持RD DQS下降沿training模式

■ 支持AHB/APB3.0寄存器接口

“灿芯半导体具有10年的芯片设计经验和丰富的DDR IP技术积累,灿芯的YouPHY-DDR IP覆盖SMIC28HKMG、SMIC 40LL、SMIC 55LL、130nm等工艺, 20多颗含有灿芯DDR IP的芯片成功流片,涉及DTV、AP 、导航、SSD及NVDIMM等诸多应用领域,得到客户的充分肯定,”灿芯半导体首席技术官庄志青说,“我们将不断进行架构创新,提高服务质量,改进实现流程,从而为客户提供更有竞争力的解决方案。”

据了解,灿芯半导体(上海)有限公司,是一家国际领先的定制化芯片(ASIC)设计方案提供商及DDR控制器和物理层IP供应商,定位于55nm/40nm/28nm以下的高端系统级芯片(SoC)设计服务与一站式交钥匙(Turn-Key)服务。灿芯半导体为客户提供从源代码或网表到芯片成品的一站式服务,并致力于为客户复杂的ASIC设计提供一个高性价比、低风险的完整的芯片整体解决方案。

收藏

相关话题
文章来源栏目
+关注

评论(0)

加载更多评论

参与评论

相关文章

分享到

QQ空间 QQ好友 微博
取消