单片异质集成的发展现状

描述

0 引言

在后摩尔定律的时代背景下,通过传统的缩小晶体管尺寸的方式来提高集成度变得非常困难。现在的电子系统正朝着小型化、多样化、智能化的方向发展,并最终形成具有感知、通信、处理、传输等功能的微系统。微系统的核心技术是集成,正在由平面集成向三维集成、由芯片级向集成度和复杂度更高的系统集成发展。近年来,半导体工艺技术快速发展,不仅体现在射频、模拟、混合信号等传统的半导体工艺,还体现在系统的异质集成等非传统的半导体工艺。

1 异质集成

美国国防部高级研究计划局(DARPA)在1990年代末率先提出了异质集成的概念,并勾画出异质集成的发展方向,如图1所示。异质集成可以集成的器件有:射频/模拟电子系统中的双极器件(SiGe和Ⅲ-Ⅴ族 HBT)、低频模数混合信号系统中的CMOS器件、MEMS/NEMS等机械量检测器件、光电/电光转换器件等。

微电子

图1 DARPA提出的三维集成和异质集成计划

异质集成可以分为混合集成和单片集成。混合集成是将不同衬底材料的芯片通过键合实现的集成方式。它的代表技术是三维芯片堆叠,类似于系统级封装(SiP)的概念。单片集成是将各种不同功能的器件在单芯片上集成,省去了这些芯片的封装,但工艺制造难度较大。单片异质集成类似于片上系统(SoC)的概念,是工业界和学术界的研究热点之一。可以预见,单片异质集成技术将有较大的发展空间。

2 单片异质集成

国外在异质集成方面的研究主要为单片异质集成:Si基CMOS微电子器件、Ⅲ-Ⅴ族微电子器件、Ⅲ-Ⅴ族光电子器件和MEMS器件等。Si基CMOS器件与Ⅲ-Ⅴ族器件的结合可以充分发挥各自的技术优势,实现单一器件无法达到的性能。单片异质集成通常采用类似post-CMOS工艺的方法,首先制作Si基CMOS器件,然后进行Ⅲ-Ⅴ族器件的制作以及二者之间的互联。这种方法的优点是Si基CMOS器件与Ⅲ-Ⅴ族器件的制作工艺相对独立,制作Ⅲ-Ⅴ族器件时不会对已经完成的CMOS器件产生影响,采用Si材料作为衬底可以有效降低成本。

2.1 Si基CMOS和Ⅲ-Ⅴ族微电子器件

美国雷神公司在Ⅲ-Ⅴ族与Si基CMOS器件的异质集成方面进行了较多的 研究。该公司在2010年实现了在Si衬底上集成InP HBT和Si基CMOS器件,如图2所示。这种单片异质集成方法基于美国麻省理工学院提出的SOLES工艺。SOLES工艺包括一个由Ⅲ-Ⅴ族化合物构成的模板层(template layer),在这个模板层上直接外延生长高质量的Ⅲ-Ⅴ族器件。SOLES工艺的模板层兼容标准的Si基CMOS工艺,但后续Ⅲ-Ⅴ族器件的制作并不与标准CMOS工艺兼容,需要额外的Ⅲ-Ⅴ族工艺配合完成。图3给出了异质集成的CMOS-InP HBT器件的扫描电子SEM照片,可以看到两种器件的间隔只有2.5μm,显示出较高的集成度。雷神公司采用这种工艺实现了一种单位增益带宽积高达20GHz的差分放大器和一种13位500MHz带宽的高速高精度DAC,与传统的InP衬底下同质外延生长和加工的HBT管相比,电学性能相当。

微电子

图2 雷神公司基于SOLES工艺的Si基CMOS器件与Ⅲ-Ⅴ族器件的异质集成

微电子

图3 雷神公司异质集成的CMOS-InP HBT器件的SEM照片

2011年,雷神公司采用相同的方法,实现了GaN HEMT和Si基CMOS器件的异质集成,但仍然存在不足:1)只能在小尺寸(100mm)的晶圆上实现;2)需要两种制造工艺,Si基CMOS器件的制造在Si代工厂完成,而GaN HEMT以及后续的互联工艺需要在Ⅲ-Ⅴ族代工厂完成。之后,研究人员采用一些方法解决了上述问题。比如,在200mm的Si衬底上采用分子束外延方法(MBE)外延生长GaN。相比于标准金属有机化学气相外延(MOCVD)生长技术,MBE外延技术的优点是所需的温度较低,由高温导致Si基CMOS器件性能退化的影响变小,还可提高GaN管的射频性能。另外,传统的GaN器件的欧姆接触采用金属Au,与Si基CMOS工艺不兼容。还有些研究人员则采用Ti/Al/W的欧姆接触,实现了在Si基代工厂完成GaN器件的代工。

在实现Si基CMOS器件与GaN HEMT器件的单片异质集成后,雷神公司进一步实现了单片发射机芯片,在一个芯片上集成了数字基带处理器、高线性度功率放大器、高输出功率DAC、射频发射机等,如图4所示。该发射机芯片证明了单片异质集成技术在射频、混合信号、数字电路等领域具有巨大的应用潜力。

微电子

图4 雷神公司采用单片异质集成技术实现的线性化发射机

美国HRL公司也对单片异质集成进行了大量的研究。与雷神公司直接在模板层上异质集成外延Ⅲ-Ⅴ族材料的方法不同,HRL公司通过两种器件衬底材料的直接键合实现芯片晶圆级的异质集成。工艺步骤如图5所示,先在InP晶圆上外延生长InP DHBT外延层,随后刻蚀掉InP衬底,将Si基与InP进行晶圆级键合,然后刻蚀制作出InP器件并与Si基CMOS器件互联,最终实现250nm InP DHBT工艺与130nm RF CMOS工艺的单片异质集成。单片异质集成后的工艺可以称为InP BiCMOS工艺。2014年,HRL公司又分别将40nm GaN HEMT工艺和250nm InP HBT工艺与65nm CMOS工艺进行了单片异质集成。

微电子

图5 HRL公司的InP DHBT和CMOS工艺异质集成

2.2 Si基CMOS微电子器件和Ⅲ-Ⅴ族光电子器件、MEMS器件

光电子器件在超高速信号传输上的独特优势使得光电集成技术具有较好的应用前景。Si是间接带隙材料,发光效率较低,不适合用作高效的发光器件。而Ⅲ-Ⅴ族化合物属于直接带隙材料,易于发射和吸收光。因此,将Ⅲ-Ⅴ族材料制造的光源和Si材料制造的微电子器件集成在一起,就可以实现Si基单片光电集成电路。

与成熟的Si基电子器件相比,Ⅲ-Ⅴ族光电集成电路(Photonic Integrated Circuits,PIC)仍然处于发展阶段。2016年,荷兰埃因霍温理工大学的研究人员在60GHz毫米波频率下,采用OTTD(Optical True Time Delay)的波束控制技术实现了相控阵列毫米波收发系统,并采用片上集成天线(Antenna-on-Chip,AoC)技术,将天线与电子器件互联的损耗最小化。采用光传输的波束控制技术具有超宽频带和低损耗等优点。PIC电路主要包括InP材料实现的激光器和光电二极管。

图6给出了单芯片上集成CMOS器件、光电集成电路以及片上天线等的器件结构图。首先,独立制作CMOS和PIC晶圆,并将PIC晶圆粘合在CMOS晶圆之上,然后将天线部分制作在PIC晶圆之上,最后加入CMOS器件、PIC电路和天线三者之间的互连线。图6中,FC为光纤耦合器,MOD为电光调制器,PCU为光子控制单元,PD为光电二极管。

微电子

图6 单芯片集成CMOS器件、光电集成电路、片上天线

MEMS器件近年来也有了长足的发展,其主要发展方向是兼容Si基CMOS工艺。2016年,瑞典皇家理工学院微纳系统实验室的研究人员实现了微测热辐射计阵列(由Si/SiGe量子阱热敏电阻单元构成)和标准CMOS工艺实现的读出电路的单片异质集成,如图7所示。图7给出了单个像素的微测热辐射计的原理图和微测热辐射计阵列的SEM照片。

微电子

图7 辐射热测量器阵列和CMOS读出电路的异质集成

在工艺制造中,Si/SiGe量子阱热敏电阻制作工艺的温度超过了CMOS电子器件制作工艺的温度。因此,Si/SiGe量子阱热敏电阻器件首先被制作于SOI晶圆上,随后被转移到CMOS晶圆上,然后将SOI晶圆的衬底去除,刻蚀出器件,并制作通孔,实现CMOS与MEMS器件的互连,最终完成单片异质集成工艺。工艺步骤如图8所示。

微电子

图8 CMOS器件和MEMS器件单片异质集成工艺步骤

2.3 国内研究进展

国内已有不少研究机构和公司开展异质集成技术方面的研究,但大多数仍处于起步阶段。国内研究以异质外延为主,即在Si衬底上直接外延生长Ⅲ-Ⅴ族化合物。但Ⅲ-Ⅴ族化合物与Si之间存在较大的晶格失配和热失配,很难得到高质量的外延层,器件的可靠性较低。如何解决异质材料之间的晶格失配也是近年来的研究热点之一。比如,有学者提出低温晶片键合的方法,可广泛应用于光电子器件、微机械智能系统和三维器件等。

2015年,南京电子器件研究所的吴立枢等人基于外延层剥离转移、异类器件互联等技术,实现了GaAs pHEMT与Si基CMOS器件异质集成的单片电路。最终实现的单片数字控制开关电路与传统的GaAs pHEMT单片电路相比,芯片面积减小了15%。该异质集成电路如图9所示。

图9 异质集成电路FIB截面图

3 面临的挑战

国内外异质集成技术虽然有了长足的发展,但由于技术较为复杂,仍然需要克服很多问题才能实现大规模的应用。本文列出了几个关键的问题。

(1)技术限制。异质集成的工艺还不完善,尤其是单片异质集成,虽然目前已能实现,但尚未进行大规模量产。异质集成涉及的工艺步骤多且复杂,对工艺精度要求较高,同时对能够异质集成的器件也有一定的约束。量产后的产品良率还有待进一步验证。

(2)三维互连技术。异质器件的集成需要采用三维互联中的硅通孔(TSV)技术。基于TSV工艺的三维集成可以实现短且密的层间互联,有效缩短了互连线长度。但是TSV工艺较复杂,是易受到制造缺陷影响的敏感工艺。另外,一个芯片上的TSV数目较多,一个TSV的损坏会导致整个芯片损坏。因此,需要研究TSV工艺的故障机理,并提出降低故障概率的方法。

(3)异质集成芯片的测试技术。测试技术是异质集成面临的主要挑战之一。异质集成芯片的集成度远高于二维芯片,但芯片的封装引脚数量基本与二维芯片相同,因此,分配给每个电路模块的测试引脚数相对变少,芯片的可控制性、可观察性均有所降低,测试难度增大。

(4)散热和可靠性问题。Ⅲ-Ⅴ族化合物的一个重要应用环境是高输出功率放大器。异质集成技术提高了芯片的集成度,在十分有限的芯片面积下集成多种器件后,散热问题就显得尤为重要。在可靠性方面,需要对材料的性能、退化和失效机理作进一步研究,以建立有效的、多种物理、多尺度模型来准确预测失效的发生,提高芯片的可靠性。

(5)软件和工艺PDK文件支持。软件在集成电路制作中的作用越来越大。在器件级、芯片晶圆级和子系统级的设计、仿真、加工和验证方面,需要一套完整的、EDA软件支持的解决方案。同时,新器件的研发需要代工厂商配套开发相应的PDK文件。

4 总结

现代微系统技术正从二维集成到三维集成、从微电子/光电集成到异质集成、从结构/电气一体化到多功能一体化集成等方向发展。异质集成技术作为超越摩尔定律发展的重要手段之一,已从多种不同材料芯片的二维/三维集成发展到同一衬底上集成多种不同材料、不同结构的器件,并实现了不同工艺器件的一体化互连。国外在单片异质集成方面的研究多集中在Si基CMOS器件与Ⅲ-Ⅴ族器件的异质集成,可以利用器件各自的优势在单芯片上集成射频、混合信号系统中的CMOS器件、MEMS/NEMS器件、光电/电光转换器件等,实现片上子系统,但仍存在量产的良率较低、芯片散热能力有限、可靠性较低等问题。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分