VDD和VSS并联钳位二极管和串联电阻进行保护

在本文中，我们不涉及关于EMC的设计建议。然而，在组件水平上，所使用的技术所固有的“锁存”现象是唯一考虑的因素。

CMOS结构封装括一个PNPN可控硅类型单元，由VDD和VSS之间的寄生晶体管产生。当寄生可控硅被扰动激活，导致了µC的电源短路，并导致内部结构的破坏时，就会出现一种延迟现象。以下的条件可能会导致“锁存”:

ü  输入/输出电压的电压高于VDD或低于VSS的电压。

ü  电源电压VDD比VDDMax高

ü  电源VDD急剧变化。

µC有对静电保护，输入是在内部配置保护网络，通过对VDD和VSS并联钳位二极管和串联电阻进行保护。

然而，这种内部保护电路必须在设计层面上的预防措施来完成。建议:

ü  保持µC在其额定范围内的电源电压。

ü  用低通滤波器将输入信号与高频信号连接

ü  在连接器的引脚上直接放置一个静电电容，以得到保护。