STM32Note初识单片机(2)

佚名 发表于 2018-04-19 13:43:13 收藏 已收藏
赞(0) •  评论(0

STM32Note初识单片机(2)

佚名 发表于 2018-04-19 13:43:13

本期主要介绍单片机核心--CPU的架构、组成及运作方式。

架构之争

目前微型计算机系统的架构主要有X86、MIPS、ARM、PowerPC、SPARC这几种,但市场上最常见的还是X86和ARM架构的,我们接下来以这两种为例了解下微型计算机体系结构,至于剩下几种如果读者有兴趣就只能自行百度了(任天堂、索尼PS、摩托罗拉了解一下)。

在了解X86和ARM架构之前,我们先介绍下复杂指令集CISC(Complex Instuction Set Computer)和精简指令集RISC(Reduced Instruction Set Computer)。上期我们说过CPU运行是通过取指令完成的,根据CPU可执行指令我们分成CISC和RISC两种。

  1. CISC: 机器指令复杂,这就使得硬件设计逻辑也极其复杂,晶体管数量庞大,为了进行高效运算,需要较长的流水线(下面会介绍)、复杂的分支预测机构、多级Cache、支持超线程虚拟化等。

  2. RISC: 指令集数量少,指令简单,硬件逻辑简单,功耗比较低,适合移动平台应用。

X86架构是CISC的代表,目前由Intel主导,比较有名的Pentium、Core都是这种架构。而ARM则是RISC的代表,这种架构的知识产权掌握在ARM公司手中(他们只卖知识产权,具体芯片根据不同生产厂家会有所不同),目前比较常见的用于移动手机端像是苹果三星华为,还有嵌入系统,比较常见的有树莓派,STM32用的当然也是这种架构。

ARM市场

ARM家族中最经典的是ARM7、ARM9、ARM11,虽然现在市场上还有,但已经有要被取代的趋势,而接手市场的则是下面三个系列:

  1. Cortex-M系列:为单片机驱动系统提供的低成本优化方案,应用于传统的微控制器、智能传感器等,主流的有M0、M1、M3、M4。

  2. Cortex-A系列:针对开放式操作系统的高性能处理器(如Android、Linux等),主要用于智能手机、数字电视等。

  3. Cortex-R系列:针对实时系统,满足实时性需求,用于汽车的制动系统等。

CPU组成

CPU内部结构.png

CPU由两部分构成,EU(Execution Unit)和BIU(Bus Interface Unit),其中EU负责指令执行,而BIU主要是利用总线与存储器、I/O相连完成数据读写。CPU中主要包括上图中几个模块(不包括总线连接部分):

  1. 程序计数器PC:CPU读取指令时需要知道指令在存储器中的存放地址,PC就是用来存储指令地址的寄存器。通常情况下它是按1递增设计的,当CPU执行一条指令的时候,PC会自动加一指向下一条需要执行的指令(实际上不是加一,但是大多数情况程序是顺序执行的)。程序计数器PC决定了指令执行的顺序,所以这个寄存器的值是不可以外部随意修改的。

  2. 指令解码电路:由于存储器存放数据是按照二进制存放的,所以需要解码电路将机器码转化为运算电路可用的命令。

  3. 运算电路:运算电路被称为ALU(Arithmetic and Logic Unit),能完成加法乘法等算术运算,也能进行AND、OR等逻辑运算。

  4. 内部寄存器:内部寄存器是存储临时信息的场所。包括存储运算结果的通用寄存器,也有一些特殊的寄存器,比如说存储运算标志的标志寄存器等。事实上,运算电路在进行运算时并不是完全在内存中进行,而是将数据复制到通用寄存器中在进行的。

CPU结构.png

上面这张图是经典的X86架构(8086处理器)的CPU结构图(没有找到比较详细的ARM架构的结构图。。)。图中的IP其实就是程序计数器PC,在实际的CPU中并没有寄存器叫做PC,PC只是代表一种功能,程序计数器在X86中叫做IP,而在ARM则由寄存器R15实现此项功能。

CPU工作原理

我们来举个例子说明CPU工作流程:

LDR R1, 0x0001    ;LDR为读内存命令,将内存中地址0001的内容存到寄存器R1中

LDR R2, 0x0002    ;将内存0002的内容读到R2中

ADD R1, R1, R2    ;将R1与R2的值相加,结果存在R1中

下面是代码段和数据段存放的内容(数据段和代码段二者共用存储器,实际存放地址一般由段首地址与段内偏移地址共同确定,这里我们认为Code和Data分别表示代码段和数据段段首地址,表格中为偏移地址):

CPUExample.jpg

程序执行过程:

  • 第一步:CPU读取当前PC指向地址即代码段0001的指令内容,经过解码电路解码,CPU从数据段0001地址读出内容3存入R1,PC自动加一变成0002。

    结果:R1-->3,PC-->0002

  • 第二步:CPU读取代码段0002的指令内容,解码后,CPU读取数据段0002的内容4存入寄存器R2,PC加一变成0003。

    结果:R2-->4,PC-->0003

  • 第三步:CPU读取0003的指令,将R1的内容与R2相加,结果存入R1。

    结果:R1-->7,PC-->0004

CPU工作原理大致就是这样。

CPU指令执行模式

CPU指令执行有两种模式,流水线执行模式和乱序执行模式。这两种模式同时存在于CPU中,以流水线为主,但是为了提高CPU中电路的工作效率,引入乱序执行模式。目前X86架构在乱序执行方面领先于ARM架构。

流水线.jpg

一般情况下,在EU执行上一个周期BIU取的指令的同时,BIU取下一条指令存放于指令队列中。如果EU需要总线完成如读取存储器数据的任务时,则给出命令,使得BIU在下个周期不取指令,通过总线获取数据给EU完成上个指令,之后恢复正常流水线。乱序执行在这里就不具体介绍了,主要是将不需要当前运算电路的命令同时执行,以提高效率,具体实现方式只能由读者自行百度了。

本期内容就到这里了,下一期会介绍存储器以及读写内存时CPU与存储器的时序配合。

收藏

相关话题
文章来源栏目
+关注

评论(0)

加载更多评论

参与评论

分享到

QQ空间 QQ好友 微博
取消