74ls160数字钟仿真电路（振荡器\74LS47D\计数器\74LS48）

74ls160数字钟仿真电路（一）

数字钟是计数电路的一种典型应用，其构成原理框图如下图所示。它主要由三部分组成：

（1）秒脉冲发生电路

它由32768Hz的石英晶体振荡器和若干级分频电路构成，振荡器产生32768Hz的方波，由于使用了晶体，振荡频率准确且稳定，经过216=65536分频后，再经过2倍频，得到秒脉冲信号，该秒脉冲信号经过控制门进入秒计数器进行计数。

（2）时间校准电路

时间调整由3个开关AN1、AN2、AN3以及3个R-S触发器构成。当3个开关都拨到右边时，R-S触发器的输出Q1、Q2、Q3都为1，因此控制门的3个右边门开启，秒、分、时脉冲可以正常进入相应计数器进行计数。当某开关拨到左边时，R-S触发器翻转，例如当“秒调整”开关拨到左边，Q1-0、，控制门的右门关、左门开，秒脉冲不能通过，而0．5s的脉冲信号却可以进入秒计数器实现“秒调整”。分、时的调校原理与此相同，使用R—S触发器的目的是为了消除开关抖动产生的影响。

（3）时、分、秒计数电路

采用两片74LS160按下图所示连接，可以构成作60分频计数，用于数字钟中的秒计数器。

标准秒脉冲经过控制门进入秒计数器，并显示其计数值，当计数满60时得到一个进位“分”脉冲，同时秒计数器自动清零。“分”脉冲经控制门送入“分计数器”又作60分频计数，当计数满后得到进位“时”脉冲。“时”脉冲再经控制门送入“时计数器”计数。“分计数器”与“时计数器”的计数、复零和显示原理与“秒计数器”相同，可以自行设计。

74ls160数字钟仿真电路（二）

电子钟计时分为小时、分钟和秒，其中小时为二十四进制，分钟和秒均为六十进制，输出可以用数码管显示，所以要求二十四进制为00000000~00100100计数，六十进制为00000000~01100000计数，并且均为8421码编码形式。

（1）小时计数——二十四进制电路仿真

用两片74LS160N（分A片、B片）设计一个一百进制的计数器，在24（00100100）处直接取出所有为1的端口，经过输入与非门74LS00D，再给两个清零端CLR。使用74LS160N异步清零功能完成二十四进制循环，计数范围为0~23。然后用七段显示译码器74LS47D将A、B两片74LS160N的输出译码给LED数码管。仿真电路如图九所示。：

图九24进制——时计数器仿真电路

（2）分钟、秒计数——六十进制电路仿真

此电路类似于二十四进制计数器，采用74LS160N设计出一百进制的计数器，在60（01100000）处直接取出所有为1的端口，经过输入与非门74LS00D，再给两个清零端CLR。使用74LS160N异步清零功能完成六十进制循环，计数范围为0~59。然后用七段显示译码器74LS47D将A、B两片74LS160N的输出译码给LED数码管。仿真电路如图所示：

图十60进制——秒计数器仿真电路

图十一60进制——分计数器仿真电路

（四）校时校分（秒）电路。

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。这里利用两个与非门加一个单刀双掷开关来实现校时功能。第一个74LS00D与非门的输入端一端接清零信号，另一端接第二个与非门的输入端，第二个74LS00D的输入端一端接计数脉冲，另一端接一个单刀双掷开关。开关接通的一段接地，另一端接高电平。当开关打到另一端时，时或分的个位就单独开始计数，这样就能实现校时功能。其电路图如图所示：

图十二校分仿真电路

数字时钟仿真电路图如下图所示，在Multisim11.0中进行仿真，可以实现数字时钟的显示功能、校时功能。显示功能中，小时实现的是24进制，分和秒实现的是60进制，通过校时电路能够分别校对时和分。

图十三数字时钟仿真电路
#p#

74ls160数字钟仿真电路（三）

#e#

74ls160数字钟仿真电路（三）

振荡器

本系统的振荡器采用由555定时器与RC组成的多谐振荡器来实现，如图2所示即为产生1kHz时钟信号的电路图。此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小［4］。

分频器

由于振荡器产生的频率高，要得到标准的秒信号，就需要对所得到的信号进行分频。在此电路中，分频器的功能主要有两个：1）产生标准脉冲信号；2）提供电路工作需要的信号，比如扩展电路需要的信号。通常实现分频器的电路是计数器电路，选择74LS160十进制计数器来完成上述功能［5］。如图3所示，555定时器产生1kHz的信号，经过3次1/10分频后得到1Hz的脉冲信号，为秒个位提供标准秒脉冲信号。

时间计数器

计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其它特定的逻辑功能，如测量、定时控制、数字运算等等。

本部分的设计仍采用74LS160作为时间计数器来实现时间计数单元的计数功能。时间计数器由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器构成。数字钟的计数电路的设计可以用反馈清零法，当计数器正常计数时反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。

分（秒）计数器

分（秒）计数器均为60进制计数，如图4所示。它们的个位用十进制计数器74LS160构成，无需进制转换，信号输入端CLK与1Hz秒信号相连，进位输出作为十位的计数输入信号。十位采用反馈清零法将十进制计数器74LS160变成六进制计数器，因为清零端为低电平有效、所以将QB、QC与非后连接到清零端，即计数器的输出状态为“0110”时QB、QC输出高电平与非后为低电平实现有效清零并对下一级进位。两级电路组成一位60进制计数器，其计数规律为00→01→…→58→59→00.当秒计数满60后向分个位提供一个进位信号，同理当分计数满60后向时个位提供一个进位信号。

时计数器

时计数器为24进制计数，其计数规律是00→01→…→23→00，即当数字运行到23时59分59秒时，在下一个秒脉冲的作用下，数字钟显示00时00分00秒。计数器的计数状态转换表如表1所示。

由表可知，计数器的状态要发生两次跳跃：一是计数到9，即个位计数器的状态为1001后，在下一计数脉冲的作用下向十位计数器进位；二是计数到23后，在下一个计数脉冲的作用下，整个计数器归零。

用两片74LS160可实现24进制计数器的设计，如图5所示。把时个位的QC与时十位的QB与非后送入到时个位和时十位的计数清零端，当时十位计数器的状态为“0010”时个位计数器的状态“0100”时，时个位的QC与时十位的QB输出高电平，它们与非后为低电平分别对时个位和十位进行清零。

校时电路

校时是数字钟应具备的基本功能，当数字钟接通电源或者计时出现错误时都需要对时间进行校正。一般数字钟都具有时、分、秒等校正功能。为使电路简单，这里只进行分和时的校正。校正电路的要求在校正时位时不影响分和秒的正常计数，在校正分位时不影响秒和时的正常计数。校正电路的方式有快校正和慢校正两种。由于快校正电路复杂，成本高，而慢校正更经济一些，所以设计采用慢校正对时钟进行校正，如图6所示。慢校正是用手动产生单脉冲做校正脉冲。电路由74LS08及电阻、电容、开关等组成，其中J为校分开关，H为校时开关。

显示部分

显示部分采用74LS48来进行译码，用于驱动LED-7段共阴极数码管。由74LS48和LED-7段共阴极数码管组成数码显示电路，如图7所示。

译码驱动电路是将“秒”、“分”、“时”计数器输出的8421BCD码进行编译，转换为数码管需要的逻辑状态，驱动LED-7段数码管显示，并且为保证数码管正常工作提供足够的工作电流。若将秒、分、时计数器的每位输出分别与相应七段译码器的输出端连接，在脉冲的作用下，便可进行不同的数字显示。由于使用的译码器74LS48输出端高电平有效，所以选择共阴极的数码管来与之搭配。