74ls574引脚图及逻辑功能介绍

芯片引脚图

678人已加入

描述

  74LS574引脚图

触发器

  说明:

  74LS574的八个触发器是边沿触发D型触发器。在时钟的正跳动,Q输出将处于D输入端已建立的逻辑状态。

  时钟线上的施密特触发缓冲输入将简化系统设计,因为输入滞后作用使交流和直流抗扰度一般提高400mV。缓冲输出的控制输入将使八个输出处于正常状态(高电平或低电平)或处于高阻状态。在高阻态下,输出既不能有效地给总线加负载,也不能有效地驱动总线。

  输出控制不影响触发器的内部工作,既老数据可以保持,甚至当输出被关闭,新的数据也可以置入。

  74LS574功能表

触发器

  H=高电平

  L=低电平

  ×=不定

  Z=高阻态

  ↑=从低转换到高电平

  QO=建立稳态输入条件前Q的电平

  74ls574逻辑图

触发器

  74ls574推荐工作条件

触发器

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分