DSP硬件方面的电磁兼容性

电磁兼容EMC 发表于 2018-05-29 19:04:00 收藏 已收藏
赞(0) •  评论(0

DSP硬件方面的电磁兼容性

电磁兼容EMC 发表于 2018-05-29 19:04:00

DSP是一个相当复杂、种类繁多并有许多分系统的数、模混合系统,所以来自外部的电磁辐射以及内部元器件之间、分系统之间和各传输通道间的窜扰对DSP及其数据信息所产生的干扰,己严重地威胁着其工作的稳定性、可靠性和安全性。

1. DSP硬件方面的电磁兼容性

电磁兼容性(EMC)包含系统的发射和敏感度两方面的问题。假若干扰不能完全消除,也要使干扰减少到最小。如果一个DSP系统符合下面三个条件,则该系统是电磁兼容的。

(1)对其它系统不产生干扰;

(2)对其它系统的发射不敏感;

(3)对系统本身不产生干扰。

1.1DSP中的干扰主要来源

电磁干扰是通过导体或通过辐射产生的,很多电磁发射源,如光照、继电器、DC电机和日光灯都可引起干扰。AC电源线、互连电缆、金属电缆和子系统的内部电路也都可能产生辐射或接收到不希望的信号。在高速数字电路中,时钟电路通常是宽带噪声的最大产生源。在快速DSP系统中,这些电路可产生高达300MHz的谐波失真信号,在系统中应该把它们除掉。在数字电路中,最容易受影响的是复位线、中断线和控制线。

1.2DSP中的传导性干扰

一种最明显能引起电路噪声的传播路径是经过导体。一条穿过噪声环境的导线可捡拾噪声,并把噪声送到另外电路而引起干扰。设计人员必须避免导线捡拾噪声,如噪声通过电源线进入电路后,若电源本身或连接到电源的其它电路是干扰源,则在电源线进入电路之前必须对其去耦。

1.3DSP中的共阻抗耦合问题

当来自两个不同电路的电流流经一个公共阻抗时就会产生共阻抗耦合。阻抗上的压降由两个电路决定。来自两个电路的地电流流经共地阻抗,电路1的地电位被地电流2调制,噪声信号或DC补偿经共地阻抗从电路2耦合到电路1。

1.4DSP中的辐射耦合问题

经辐射产生的耦合通称串扰。串扰是由电流流经导体时产生的电磁场引起的,电磁场会在邻近的导体中感应出瞬态电流。

1.5DSP中的辐射现象

辐射有两种基本类型:差分(DM)和共模(CM)两种模式。共模辐射或单极天线辐射是由无意的压降引起的,它使电路中所有的地连接抬高到系统地电位之上。就电场大小而言,CM辐射是比DM辐射更为严重的问题。为使CM辐射最小,必须用切合实际的设计使共模电流降到零。

1.6影响EMC的因数

(1)电压:电源电压越高,意味着电压振幅越大而发射就更多,而低电源电压影响敏感度。

(2)频率:高频信号与周期性信号会产生更多的辐射。在高频数字系统中,当器件处于开关状态时将产生电流尖峰信号;在模拟系统中,当负载电流变化时也将产生电流尖峰信号。

(3)接地:在电路设计中,没有比采用可靠和完美的地线连接方式更重要的事情了,在所有EMC问题中,大部分问题是由不适当的接地引起的。有单点、多点和混合三种信号接地方法。

在频率低于1MHz时可采用单点接地方法;在高频应用中,最好采用多点接地;混合接地是低频用单点接地和高频用多点接地方法的结合。但高频数字电路和低电平模拟电路的地回路绝对不能混合。

(4)PCB设计:适当的印刷电路板(PCB)布线对防止电磁干扰至关重要。

(5)电源去耦:当器件开关时,在电源线上会产生瞬态电流,必须衰减和滤掉这些瞬态电流,来自高di/dt源的瞬态电流导致地和线迹“发射”电压。高di/dt产生大范围高频电流,激励部件和缆线辐射,流经导线的电流变化和电感会导致压降,减小电感或电流随时间的变化可使该压降最小。

1.7DSP的硬件降噪技术

1.7.1板结构、线路安排方面的降噪技术

(1)采用地和电源平板;

(2)平板面积要大,以便为电源去耦提供低阻抗;

(3)使表面导体最少;

(4)采用窄线条(4到8密耳)以增加高频阻尼和降低电容耦合;

(5)分开数字、模拟、接收器、发送器地/电源线;

(6)根据频率和类型分隔PCB上的电路;

(7)不要切痕PCB,切痕附近的线迹可能导致不希望的环路;

(8)采用叠层结构是对大多数信号整体性问题和EMC问题的最好防范措施,它能够做到对阻抗的有效控制,其内部的走线可形成易懂和可预测的传输线结构。且要密封电源和地板层之间的线迹;

(9)保持相邻激励线迹之间的间距大于线迹的宽度以使串扰最小;

(10)时钟信号环路面积应尽量小;

(11)高速线路和时钟信号线要短且要直接连接;

(12)敏感的线迹不要与传输高电流快速开关转换信号的线迹并行;

(13)不要有浮空数字输入,以防止不必要的开关转换和噪声产生;

(14)避免在晶振和其它固有噪声电路下面有供电线迹;

(15)相应的电源、地、信号和回路线迹要平行布景,以消除噪声;

(16)使时钟线、总线和片使能端与输入/输出线和连接器分隔开来;

(17)使路线时钟信号与I/O信号处于正交位置;

(18)为使串扰最小,线迹用直角交叉和散置地线;

(19)保护关键线迹(用4密耳到8密耳线迹以使电感最小,路线紧靠地板层,板层之间夹层结构,保护夹层的每一边都有地)。

1.7.2采用滤波技术降噪方法

(1)对电源线和所有进入PCB的信号进行滤波,在IC的每一个点引脚处用高频低电感陶瓷电容(14MHz用0.1mF,超过15MHz用0.01mF)进行去耦;

(2)旁路模拟电路的所有电源供电和基准电压引脚;

(3)旁路快速开关器件;

(4)在器件引线处对电源/地去耦;

(5)用多级滤波来衰减多频段电源噪声;

(6)把晶振安装嵌入到板上并且接地;

(7)在适当的地方加屏蔽;

(8)安排邻近地线紧靠信号线,以便更有效地阻止出现新的电场;

(9)把去耦线驱动器和接收器适当地放置在紧靠实际的I/O接口处,这可降低PCB与其它电路的耦合,并使辐射和敏感度降低;

(10)对有干扰的引线进行屏蔽和绞在一起,以消除PCB上的相互耦合;

(11)在感性负载上加箝位二极管。

2. DSP软件设计时应采取的措施

软件方面的干扰主要表现在以下几个方面:

(1)不正确的算法产生错误的结果,最主要的原因是由于计算机处理器中的程序指数运算是近似计算,产生的结果有时有较大的误差,容易产生误动作;

(2)由于计算机的精度不高,而加减法运算时要对阶,大数“吃掉”了小数,产生了误差积累,导致下溢的出现,也是噪声的来源之一;

(3)由于硬件方面的干扰引起的计算机出现的诸如:程序计数器PC值变化、数据采集误差增大、控制状态失灵、RAM数据受干扰发生变化以及系统出现“死锁”等现象。

2.1采用拦截失控程序的方法

(1)在程序设计时应多采用单字节指令,并在关键处插入一些空操作指令,或将有效单字节指令重复几次,这样可保护其后的指令不被拆散,使程序运行走上正轨;

(2)加入软件陷阱:当PC值失控使程序失控后,CPU进入非程序区,这时可用一条引导指令,强迫程序进入初始入口状态,进入程序区,可每隔一段设置一个陷阱;

(3)软件复位:当程序“走飞”时,运行监视系统,使系统自动复位而重新初始化。

2.2设立标志判断

定义某单元为标志,在模块主程序中把该单元的值设为某个特征值,然后在主程序的最后判断该单元的值是否不变,若不同了则说明有误,程序就转入错误处理子程序。

2.3增加数据安全备份

重要的数据用两个以上的存储区存放,还可以用大容量的外部RAM,将数据作备份。永久性数据制成表格固化在EPROM中,这样既能防止数据和表格遭破坏,又能保证程序逻辑混乱时不将数据当指令去运行。

3. 利用EDA工具设计时注意的关键因素

高速数字电路的设计一方面需要设计人员的经验,另一方面需要优秀的EDA工具的支持,EDA软件己走向了多功能、智能化。随着球栅阵列封装的高密度单芯片、高密度连接器、微孔内建技术以及3D板在印刷电路板设计中的应用,布局和布线已越来越一体化了,并成为了设计过程的重要组成部分。

自动布局和自由角度布线等软件技术已渐渐成为解决这类高度一体化问题的重要方法,利用此类软件能在规定时间范围内设计出可制造的电路板。在目前,由于产品上市时间越来越短,手动布线极为耗时,己不能适应要求。因此,现在要求布局布线工具具有自动布线功能,以快速响应市场对产品设计提出的更高要求。

3.1自动布线技术

由于要考虑电磁兼容(EMC)及电磁干扰、串扰、信号延迟和差分对布线等高密度设计因素,布局布线的约束条件每年都在增加。在几年前,一般的电路板仅需6个差分对来进行布线,而现在则需600对。在一定时间内仅依赖手动布线来实现这600对布线是不可能的,因此自动布线工具是必不可少的。

尽管与几年前相比,当今设计中的节点(net)数目没有大的改变,只是硅片复杂性有所增加,但是设计中重要节点的比例大大增加了。当然,对于某些特别重要的节点,要求布局布线工具能够加以区分,但无需对每个管脚或节点都加以限制。

3.2采用自由角度布线技术应注意的方法

随着单片器件上集成功能的增加,其输出管脚数目也大大增加了,但其封装尺寸并没随之扩大,再加上管脚间距和阻抗因素的限制,这类器件必须采用更细的线宽。同时,由于产品尺寸的总体减小,意味着用于布局布线的空间也大大减小了。在某些DSP产品中,底板的大小与其上的器件大小相差无几,元器件占据的板面积高达80%。

某些高密度元器件管脚交错,即使采用具45°布线功能的工具也无法进行自动布线。而自由角度布线工具具有大的灵活性,能最大限度地提高布线密度;它的拉紧(pull-TIght)功能使每个节点在布线后自动缩短,以适应空间要求;它能大大降低信号延迟,同时降低平行路径数,有助于避免串扰的产生。

利用自由角度布线技术能使设计具有可制造性,并且设计的电路性能良好。

3.3对高密度器件应采用的技术

最新的高密度系统级芯片采用BGA或COB封装,管脚间距日益减小,球间距已低至1mm,并且还会继续降低。这样就导致封装件信号线不可能采用传统布线工具来引出。目前有两种方法可解决这个问题:

(1)通过球下面的孔,将信号线从下层引出;

(2)采用极细布线和自由角度布线,在球栅阵列中找出一条引线通道。对高密度器件而言,采用宽度和空间极小的布线方式是唯一可行的方法,因为只有这样,才能保证较高的成品率。现代的布线技术也要求能自动地应用这些约束条件。自由布线方法可减少布线层数,降低产品成本。同时也意味着在成本不变的情况下,可以增加一些接地层和电源层来提高信号的完整性和EMC性能。

3.4采用其它新的电路板设计、制作技术

微孔等离子蚀刻技术在DSP中的多层板工艺制作中的应用,大大提高了布局、布线工具的性能。应用等离子蚀刻法在路径宽度内添加一个新孔,不会导致底板本身及制造成本的增加,因为,采用等离子蚀刻法制作一千个孔的成本与制作一个孔的成本一样低廉。这就要求布线工具具有更大的灵活性,它必须能够应用不同的约束条件,适应不同的微孔和构建技术的要求。

元器件密度的不断增加也对布局设计产生了影响,布局布线工具总是假设板上有足够的空间让元器件释放机来释放表面,以便安装新的元器件,且不会对板上已有元器件产生影响。

但是元器件顺序放置会产生这样一个问题,即每当放置一个新的元器件后,板上每个元器件的最佳位置都会发生改变。这就是布局设计过程的自动化程度低而人工干预程度高的原因。

尽管目前的布局工具对依次布局的元器件数没什么限制,但是某些技术人员认为布局工具用于依次布局时实际上是受到限制的,这个限制大约为500个元器件。

还有一些技术人员认为当在一个板上放置的元器件多达4000个时,会产生很大的问题。同顺序算法技术相比,并行布局技术能实现更好的自动布局效果。

收藏

相关话题
文章来源专栏
+关注

评论(0)

加载更多评论

参与评论

分享到

QQ空间 QQ好友 微博
取消