美国电子复兴5年计划曝光:无需人工的电子设计和开源硬件都在其中

半导体新闻

65人已加入

描述

  上周,数以百计的工程师齐聚旧金山。

  在这个靠近硅谷湾区的明星城市,美国首次“电子复兴计划”峰会(ERI Summit)拉开帷幕。

  峰会的组织者,是美国国防部高级研究计划局DARPA。大会演讲者,包括今年的图灵奖得主、Google母公司Alphabet的董事会主席、前任斯坦福校长John Hennessy等多位高科技公司的掌门人和学界领袖。

  在这场为期三天的大会上,讨论的议题包括下一代人工智能的硬件,如何应对摩尔定律的终结,材料与集成等等。

  但大会的详细讨论,在网上披露甚少。

  不过,至少有一个信息,明确的传达了出来。就在这次的大会上,美国的电子复兴五年计划,选出了第一批入围扶持项目。

  

  追踪入围项目详情

  然而,这些项目并没有完整的公布出来。经过一番努力,量子位终于在海量信息中,整理出一个较为完整的答案。

  这些项目共分成三组,共计六个类别。

  有两类项目与设计相关:电子装置的智能设计(IDEA),一流的开源硬件(POSH)。

  IDEA

  IDEA旨在创建一个“无需人工参与”(no human in the loop)的芯片布局规划(layout)生成器,让没什么专业知识的用户也能在一天内完成硬件设计。

  而DARPA的愿景,是最终让机器取代人类进行芯片设计。

  芯片设计

  芯片设计

  这个领域最大的拨款(2410万美元,约合1.65亿元)给予Cadence公司David White领导的项目(还有英伟达等合作伙伴)。“这个计划将为我们的模拟、数字、验证、封装和PCB EDA技术奠定基础”,Cadence公司表示。

  PCB EDA指的是印刷电路的自动化设计。

  据Cadence高级副总裁Tom Beckley介绍,他们的EDA平台Virtuoso已经包含机器学习技术,有大约30位工程师正从事这方面研究,而IDEA的支持能让更多机器学习工程师加入其中。

  IDEA的全部入围名单如下:

  机构负责人资金(美元)

  CadenceDavid White2410万

  加州大学圣迭戈分校Andrew Kahng1130万

  加州大学伯克利分校Jonathan Bachrach870万

  密歇根大学David Wentloff640万

  明尼苏达大学Sachin Apatnekar530万

  普林斯顿大学David Wentzlaff280万

  UIUCMartin Wong170万

  德克萨斯大学奥斯汀分校Nan Sun170万

  普渡大学Dan Jiao130万

  耶鲁大学Rajit Manohar120万

  犹它大学Pierre-Emmanuel Gaillardon100万

  以上。项目详情DARPA没有公布。不过也有一些信息具备参考价值。

  去年的EDPS 2017(电子设计过程研讨会)上,David White讲述了Cadence旗下Virtuoso平台的相关进展。他主要提及了EDA领域面临的现状,以及如何使用机器学习技术进行芯片设计等等相关情况。

  David White的PPT传送门在此:http://edpsieee.ieeesiliconvalley.org/EDP2017/Papers/4_David_White.pdf

  这个方向也和DARPA的需求一致。

  此外,前面提过英伟达也参与了这个项目。据透露,英伟达正在开发中的最新技术,也将用于这个研究之中。英伟达的研究,其实是在DARPA“更快速实现电路设计”(CRAFT)计划之中。

  POSH

  POSH旨在将开源的文化和能力,带入硬件设计领域。官方解释说:“为了让定制化、高性能的SoC系统更加普及,POSH计划需求开发可持续的开源IP生态,以及相应的验证工具。”

  DARPA希望在POSH计划的支持下,能够创建一个经过验证的基础架构,每一个新的设计无需从零开始,而且要为基于开源检查的用户提供更深层次保证。

  简单讲就是一句话,用开源的方式,实现超复杂SoC的低成本设计。

  芯片设计

  芯片设计

  POSH的获资助入围名单如下:

  机构负责人资金(美元)

  桑迪亚国家实验室Eric Keiter690万

  SynopsysAlex Rabinovitch610万

  南加州大学Tony Levi600万

  斯坦福大学和SiFiveClark Barrett590万

  北卡罗来纳大学教堂山分校Michael Taylor270万

  华盛顿大学Richard C.J. Shi250万

  普林斯顿大学David Wentzlaff180万

  赛灵思Edgar Inglesias120万

  犹他大学Pierre-Emmanuel Gaillardon90万

  布朗大学Sherief Reda60万

  LeWiz通信Chinh Le60万

  通过上述列表可见,来自桑迪亚国家实验室的Eric Keiter,获得了最多的资金支持(690万美元,4715万元人民币)。

  Eric Keiter几年前领衔研发了Xyce,这是一个开源的SPICE(仿真电路模拟器)引擎。Xyce能够通过大规模并行计算平台,解决特大电路问题,能在常见的桌面平台和Unix等平台上运行。

  除了模拟电子仿真之外,Xyce还可用于研究其他网络系统,例如神经网络和电网等等。当然Xyce是开源的,传送门在此:

  https://xyce.sandia.gov/?

  与架构相关也是两个计划:软件定义的硬件(SDH)和特定域片上系统(DSSoC)。

  SDH

  这个计划的目标,是构建运行时可基于所处理数据实时重新配置的软件和硬件。

  DARPA对这种软件+硬件的期望不低,是要在数据密集型算法上,性能媲美ASIC,又不能牺牲多功能性和可编程性。

  当然,更不能像ASIC那样,为每一种应用开发专门的电路。

  DARPA想借这个计划,让美国国防部广泛使用机器学习和里AI来实现预测性后勤工作,支持决策、情报、监控和侦查等功能。

  这一领域的资金,最大一笔2270万美元(约合人民币1.55亿元)拨给了英伟达。英伟达说,他们计划在项目期间通过硬件和软件原型来展示创新的技术。

  △Stephen Keckler

  合同为期4年,团队由分管架构研究的英伟达副总裁Stephen Keckler负责,成员除了英伟达员工之外,还有来自MIT、伊利诺伊大学香槟分校(UIUC)加州大学戴维斯分校的研究者们。

  Keckler也是德克萨斯奥斯汀大学教授,他的研究领域包括并行计算架构、高性能计算、高能效架构、嵌入式计算等等。

  关于英伟达具体要怎样造出性能媲美ASIC又多功能、可编程的芯片,并没有太多的介绍。不过这个项目的成果,受益者不止DARPA一家。

  Keckler说:“通过这个ERI项目开发的技术,会对电子计算设备的未来,和英伟达的未来产品有潜在影响。”

  入选SDH的有9个团队:

  机构负责人资金(美元)

  英伟达Stephen Keckler2270万

  华盛顿大学Michael Bedford Taylor900万

  密歇根大学Ron Dreslinski900万

  斯坦福大学Kunle Olukotun800万

  普林斯顿大学Margaret Martonosi580万

  系统与技术研究所(STR)Brad Gaynor550万

  英特尔Joshua Fryman450万

  乔治亚理工学院Vivek Sarkar450万

  高通Shekhar Borkar200万

  DSSoC

  这个计划的总体目标,是开发一个可编程框架,用来快速开发多用途的片上系统(SoC)。这个框架,要让SoC设计者更容易针对特定领域的问题,将通用处理器、专用处理器、硬件加速器、内存、输入/输出(I/O)等内核结合、搭配起来。

  DARPA说,这一领域的团队会从软件定义的无线电入手进行探索,帮国防部构建灵活、适应性强、可管理、能对抗复杂信号环境的无线电系统。

  DSSoC最高的一笔资金是1740万美元(约合人民币1.19亿元),拨给了亚利桑那州立大学副教授Daniel Bliss。

  

  △Daniel Bliss

  在这个项目中,Bliss负责的部分叫做专注于领域的高级软件重新配置异构(Domain-Focused Advanced Software-Reconfiguration Heterogeneous,DASH)。

  亚利桑那州立大学介绍说,这个项目,与Bliss在学校里负责的无线信息系统和计算架构(WISCA)实验室有着一致的目标,都是构建一个新框架,来推进高性能、嵌入式、异构的下一代处理器的开发。

  团队里除了亚利桑那州立大学的成员之外,还有卡耐基梅隆大学(CMU)、密歇根大学的学者,他们还会和ARM、EpiSys Sciences、通用动力等公司合作。

  Bliss说,他们会理解如何构造这种新型芯片,开发出构造这类芯片的工具,还会提供为这类芯片编程让它运行多种应用的软件和分析工具,包括在芯片内实时运行的工具。

  另外,他们还计划在芯片中嵌入机器学习功能,让芯片能自己学习。

  紧随其后的是一笔1470万美元的资金,拨给了IBM,由沃森研究中心的Pradip Bose负责。

  DSSoC全部入选项目如下:

  机构负责人资金(美元)

  亚利桑那州立大学Daniel Bliss1740万

  IBMPradip Bose1470万

  斯坦福大学Mark Horowitz640万

  橡树岭国家实验室Dr. Jeffrey Vetter600万

  在材料和集成领域,也有两个计划:单片三维片上系统(3DSoC);新计算所需基础(FRANC)。

  3DSoC

  所谓3DSoC,就是在CMOS基础上增加多层互连电路,来实现50倍的功率计算时间提升以及降低功耗。

  这个计划入围的团队最少,只有两个。

  机构负责人资金(美元)

  麻省理工学院Max Shulaker6100万

  佐治亚理工学院Sung Kyu Lim310万

  去年7月,Max Shulaker团队在Nature上发表文章,提出变革性的纳米系统新理念,把计算和数据存储垂直集成在一个芯片之上。

  与传统集成电路结构不同,这种分层式制备实现了在层间计算、数据存储、输入和输出(如传感)等功能结构。可以在一秒内捕捉大量数据,并在单一芯片上直接存储,原位实现数据获得与信息的快速处理。

  

  

  这个研究的题目是Three-dimensional integration of nanotechnologies for computing and data storage on a single chip,传送门在此:

  https://www.nature.com/articles/nature22994

  更早之前,Max Shulaker团队还研发出全球首台碳纳米晶体管计算机。

  FRANC

  FRANC专注于在存储器中使用新的非易失性设备。这个计划寻求利用新的材料和器件,带来10倍的性能提升。

  DARPA认为这些新进步,能够让以内存为中心的计算架构,克服当前冯·诺依曼架构中出现的内存瓶颈。

  芯片设计

  芯片设计

  “现在架构中,移动数据的时间,比处理的时间还长”,DARPA还通


打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分