关于基于分数低阶协方差谱的频谱感知算法研究及其FPGA实现

描述

0 引言

长期以来,传统的频谱管理与划分采用静态频谱分配方式[1],导致无线频谱利用率低下,同时研究发现,即使是那些被授权了的频段,平均利用率也仅有15%~85%。为了解决频谱资源匮乏的问题,认知无线电(Cognitive Radio,CR)[2]的概念被提出,其核心观点就是在不影响主用户工作的前提下,对空闲频段进行重复利用,提高无线频谱的利用率。

频谱感知是认知无线电系统中最为关键的环节,它能够对周围无线电环境进行动态的频谱检测,寻找可以利用的频谱资源,从而提高利用率。此外,在频谱感知技术中,当前所诞生的大多数成果是在随机噪声服从高斯分布的假设下取得的,但在实际认知通信系统中,随机噪声大多为非高斯噪声,这种噪声往往比高斯噪声具有更加显著的尖峰脉冲特性和拖尾特性。α稳定分布是描述非高斯噪声最具有潜力的模型之一,文献[3]提出了α稳定分布是描述认知通信系统中噪声干扰的有效模型。根据稳定分布没有二阶及二阶以上统计量的特性,传统基于二阶统计量的处理方法不再适合,使得基于高斯模型的感知算法出现性能退化甚至失效[4],传统的功率谱估计性能大大减弱甚至失效。针对这一问题,引入分数低阶统计量[5],给出适合于α稳定分布随机过程的谱分析方法,并提出了基于共变的α谱估计,但当特征指数α≤1时,基于共变的算法将出现显著的性能退化。针对这一问题,引入分数低阶协方差(FLOC),它是描述α分布随机过程之间关系的分数低阶统计量,而且适合于α的所有取值,文献[6]提出基于分数低阶协方差的谱估计。本文采用分数低阶协方差谱对α稳定分布噪声下的主用户信号进行了谱估计,根据MATLAB仿真对谱估计算法进行了优化,即对自相关函数中的统计矩进行了改进,改进后的算法能够有效地从α稳定分布噪声中检测出主用户信号的存在,有效地保留了主用户信号的幅度和相位信息,较好地解决了主用户先验信息未知条件下的频谱感知问题。

目前关于频谱感知的研究基本上是理论与仿真,在实物平台上的验证和实现并不多见。因此研制宽频带、小型化、便利型、可移植型的频谱感知终端系统成为目前开发热点。FPGA无论是在资源上还是速度上都具有强大的优势。基于此,本文利用Xilinx公司Nexys4_DDR开发板设计了基于FPGA的分数低阶协方差谱频谱感知系统,在此系统上对分数低阶协方差算法进行了实现与验证,并利用液晶屏显示了频谱检测的结果。该系统运行稳定,可移植性强,适用于不同的主用户频谱检测方案在此系统上进行实现与验证。

1 频谱感知算法

1.1 系统模型

在认知无线电系统中,频谱感知的目的是次级用户感知和发现空闲频谱,从而提高频谱的资源利用率。因此,可以用二元假设检验来描述频谱感知问题,模型定义为:

FPGA

其中,H0表示主用户不存在;H1表示主用户存在;s(n)表示主用户在n时刻的发射信号;w(n)表示认知通信系统中的背景噪声,本文假设噪声为α稳定分布噪声;z(n)表示次级用户所接收到的信号。从系统模型可以看出,次级用户从含有α稳定分布噪声的信号中检测出主信号的存在。

1.2 α稳定分布噪声模型

对于α稳定分布,没有闭式的概率密度函数,通常用它的特征函数给出,表达式为:

FPGA

FPGA

1.3 基于分数低阶协方差的感知方法

针对在非高斯噪声情况下传统的功率谱估计性能失效的问题,本文给出了基于分数低阶协方差的感知方法,采用分数低阶协方差谱对α稳定分布噪声下的主用户信号进行了谱估计,这种谱估计能够很好地保留主用户信号的幅度和相位信息。

分数低阶协方差是一种描述α分布随机过程之间关系的分数低阶统计量,服从联合α稳定分布的两个随机变量X和Y,其分数低阶协方差定义为:

FPGA

FPGA

1.4 算法优化

从MATLAB仿真实验(具体内容见第3节)总体上发现,实验效果与统计矩P值有关,而且P值越小,从噪声中分离主信号的效果越好,当P趋近于0时,感知效果明显提高,此时分数低阶自相关表达式完全取决于输入信号x(n)的符号,而与其大小不再有关系,这样在实现算法时就可以大幅度简化。令u(n)=sign(n),u(n)的傅里叶变换为X(w),则优化过的分数低阶自相关函数和分数低阶协方差谱表达式为:

FPGA

用频谱模的平方去替代功率谱,大大简化了程序,奠定了在FPGA系统中实现的基础。

2 基于FPGA频谱感知系统设计

系统主要分为3个部分的设计,即信号源模块、信号处理模块和显示模块的设计。系统的设计框图如图1所示,信号处理模块是系统设计的核心,主要完成频谱感知算法的设计。

FPGA

2.1 信号源模块

射频信号可以通过一些宽带射频接收器接收,比如常用的USRP,但这些设备通常集成度高,价格昂贵,再次开发难度大。针对这一问题,系统利用FPGA产生射频接收机所接收的信号作为主用户信号,模块框图如图2所示,这里QPSK调制信号作为主信号,在其基础上添加α分布加性噪声。为了更接近实际无线电环境中的信号,这里设计的QPSK信号中心频率为25 MHz,带宽为12.5 MHz,添加的噪声为特征参数α=1的α稳态分布随机噪声。

FPGA

2.2 信号处理模块

信号处理模块实现对分数低阶协方差谱估计的实现。设计框图如图3所示,其中x(n)为前端射频接收机所接收的信号,在这里为信号源模块所产生的混有α稳定分布随机噪声的QPSK调制信号,首先取信号的符号得到u(n),对其做快速傅里叶变换(FFT),再进行取模操作,得到分数低阶协方差谱S(w)。

FPGA

2.3 显示模块

在整个频谱感知系统中,为了能够更好地观察分数低阶协方差谱感知算法的效果,也让用户有一个良好的视觉体验,本文利用液晶屏显示分数低阶协方差谱估计的结果。显示模块的设计如图4所示。

FPGA

3 仿真及实验验证

频谱检测目的是从噪声中检测出主用户信号的存在。本文利用MATLAB对算法进行了传统功率谱估计和分数低阶协方差谱估计方法的仿真。选取的QPSK信号带宽为12.5 MHz,载波频率为25 MHz,分析频段0~50 MHz,α稳定分布噪声的特征指数为1。图5显示了传统功率谱估计和P=0.8、P=0.4、P=0时分数低阶协方差谱估计结果。

FPGA

从图5中可以发现,利用传统功率谱估计的算法难以检测出主用户信号。当P=0.8时,统计阶数为1.6,大于α值,统计量不存在,理论上检测不出来,从图中也可以看出,检测效果非常不明显。P=0的分数低阶协方差谱估计明显优于P=0.4的谱估计。通过仿真可以发现,分数低阶协方差算法能够有效地从α稳定分布噪声中检测出主信号的存在,并且当P值越小时,检测的效果越好。

液晶屏显示界面如图6所示,显示了算法处理前的原始QPSK信号频谱和混有α噪声信号的频谱,以及分数低阶协方差统计量处理后的频谱,其处理结果与上述结果相同。

FPGA

4 结论

本文采用分数低阶协方差谱对稳定分布噪声下的主用户信号进行了谱估计,并对统计矩P进行了优化,通过MATLAB和频谱感知系统的仿真及实验,验证基于分数低阶协方差的感知方法能够有效地解决传统功率谱估计在非高斯噪声环境下失效的问题,并且该算法能够有效地从从噪声中检测出主信号的存在。

目前关于频谱感知的研究基本上是理论与仿真,在实物平台上的验证和实现并不多见。基于FPGA设计的频谱感知系统可移植性强,适用于不同的主用户频谱检测方案在此系统上进行实现与验证。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分