针对器件必须被移动或成为可重用的候选对象的情况

大家也许已经遇到过或即将面临这个问题：

一个全新的概念给团队带来了商机，但是为了节省时间而需要利用已有的设计来减少工作量。尽管单板外形可以重复使用，但是某个连接器的位置却不能复用。

设计的生搬硬套非常困难，这无异于削足适履。

“一个新设计，无论是原创还是翻新，都需要良好的基础。”

除了过度拥挤的问题之外，有时将全新或修改后的电路放入预设的形状因素中，会比在电子器件周围新建结构更加费力。这就好比与其改造一套不合心意的精装房，不如按照自己喜好装修一套毛坯房来得容易。通常而言，我采取的第一步措施是调研设计规则——检查上一次迭代的密度指标，并读取记录新原理图网表数据前后的引脚数量等内容，这让我清楚地了解接下来的步骤。在这一步，单位面积的pin数是我的技术指标 。而接下来的步骤要点请听我逐一解释——

1不破不立

注意开路、短路的数量以及网表导致的缺失的封装是非常必要的。layout的第一个实际操作是删除导致违反设计规则（短路）的对象。不破不立，新的设计不需要相同的布线；而定义了旧的射频路径及其所有接地过孔的精心设计的铺铜恰恰是我们弃旧迎新的阻碍。但是请记住这点：当元件并未固定下来时，试图保持同一的布线会导致重复压力损伤。

2全盘皆在

通过仔细删除器件周围的走线，再创建一个包含该器件本身及其fan-out和匹配电路元件的模块（module），我们可以移植整个器件。接下来我们在X和/或Y维度中按照既定量移动部件组，诀窍是要准确地知道移动的距离和方向。切记，在尝试大幅度移动之前需要保存数据。

下面针对器件必须被移动或成为可重用的候选对象的情况，我们来做一个演示：

图1 - 我们希望保留的fan-out和离散器件的布局

图1显示了我们想要“切割”的器件。 红色虚线内的所有内容都必须清除，即器件本身加上左侧的元件列部分。

图2 - 表层下面有过多内容

然而表层下面的连线过多，大大增加了我们的操作难度。在这种情况下，我们可以逐层处理并删除所有跨越虚线的走线；或者我们可以预览每层，然后在其周边进行四次简单切割，从而顺利取走想要的部分。

图3 –准备移动的器件

现在，路径已经清晰明显，我们可以将整个器件重新放置。剩余的走线由于与开始时的顺序和层次相同，因此如果新位置相当接近，则连线可以一起恢复。我们此处没有考虑电源，但将铜层重整为新拓扑结构的过程需使用highlight命令和创意多边形功能。

3

（重新）校准设计规则

一旦整体的芯片布局概念获得批准，我们就应该能够具体化密度级别。IPC识别三种级别并具有最小、标称和最大尺寸的设计规则。较大的焊盘可以为每个部件提供更大的空间，并且可以通过其宽大的焊盘尺寸来帮助解决节点温度问题，从而提高设计的可靠性。

但是由于大焊盘不能通过回流焊工艺保持元件的完美对齐，而容易引起装配线的问题。请记住，切勿在同一块板上混合不同密度的封装，同一部件存在两种焊料外形的情况将导致至少部分焊点出现问题。

4

层叠验证

现在我们已经为旧的电路板配备了新的元件组合和连接方案，下一步即要验证旧的层叠。如果我们可以使用布线通道将最复杂的器件fan-out，我们的目的就达成了。但如果没有改进的余地，甚至发生信号无法完全消除的情况，问题就变得棘手了。

这时候，我们就需要与原理图团队进行有效沟通。通常而言，大多数问题的解决方案都需要更多而非更少的电路，我们也无法在发现问题之前解决问题。因此，在layout过程中进行中途改进是很正常的。但是为了最大程度降低问题的棘手度，我们能做到的便是预见这个可能并在placement的时候在各个地方留有余量。

5

“绿地“方法

“绿地”项目是指不受先前工作所施加的限制条件的项目。这类项目类比在绿地上的建设中不需要在现有建筑或基础设施的约束下工作

也许我们即将开展一个“绿地”项目：全新的电路板设计揭示了全新的产品外形，我们期望在某些位置具备新的安装孔。这会使电路板原先宽裕的区域变得受限于封装，同时又增加了连接器的数目。而其要点是——PCB正在往两个方向发展：物理和电气。团队中的每个人都从设计小部件这样一般而又模糊的概念开展项目，有时甚至直到项目的最后一天， 我们才通过反复迭代来确定最终的设计形式。

除了共同开发之外，我们已经达到了所有元件都能设计在电路板上的水平。Fan-out研究或让我们对旧的层叠设计富有信心，或为我们提供新的层叠设计；而不管怎样，我们都因此实现了第一个进度目标。

6

布局

现在是时候进行关键电路高级仿真了。将风险元素定义为高速、宽带和电源完整性这三大方面，使我们能够在刻蚀任何铜之前通过虚拟迭代而保持领先。连接所有“特殊”网络，使SI / PI专家进行深入研究。设计的早期阶段产生的种种不确定性问题，迫使我们使用现有技术来获取对设计的性能见解；而在我们现有的设计技能中，仿真分析显然是最关键的效率倍增器之一。

早在金拱门还是麦当劳的时候，其经营者有句名言适用于此：

如果你有时间靠着休息，你就有时间打扫卫生。

这意味我们要在忙碌的间隙搞定小事。

当我们为仿真进行修改时，也是了解丝印、装配子面板和各种可交付成果的好时机。很可能10％的部件将被移动，参考指示器则必须在电路板完成时再次进行对齐。而这意味着，我们在关键的流片时间里不需要在意其他90％的部件。在layout过程中巧妙地使用停工时间有助于推动我们的设计成功。

总结

一个新设计，无论是原创还是翻新，都需要良好的基础。而该基础的原则是围绕设计需求，并将这些需求转化为电气约束和机械标准。最终布局脱胎于一次次的揭露设计痛点的fan-out优化中，而这实际上就是要为 layout付出大量的时间：有史以来最复杂的PCB设计就诞生于周而复始的失败……

我们的工作始于清理旧部件并且要持续管理，这样设计阶段的后期工作才不会成为设计规则检查的噩梦。将时间管理和专注于捕获设计意图（规则）作为布局阶段的一部分，会使我们（或自动布线器）在解决其余难题时处于有利位置。前期的努力付出不仅会在当下的设计中得到回报，更会在日后的工作中收获额外的惊喜。良好的开端虽不能保证良好的结局，但糟糕的开局则意味着出局无疑。明智地去选择，让我们一起笑到最后 。